Диаграммы управляющих сигналов записи в память

Рис.4.4

 

В табл.4.4 приведены некоторые параметры управляющих сигналов при записи в память

 

Таблица 4.4

Параметры сигналов записи в памяти

t AS, t OES	Время установления адреса,
t АН	Время удержания адреса
t CS	Время установления Chip Select (выбор кристалла)
t CH	Время удержания Chip Select (выбор кристалла)
t WP	Длина записи ( или )
t DS	Время установления данных
t DH, t OEH	Время удержания данных,

 

Рассчитаем количество микросхем памяти, необходимых для реализации ОЗУ данных необходимого объема

 

,

 

где n - количество микросхем памяти, С - емкость одной микросхемы, N_{общ -} общая емкость ОЗУ данных. Т.к. N_общ =3,5Мбайт, С = 512 кбайт, то получим следующее значение .

Т.о., применив семь ИС 548000, получим требуемый размер памяти для обеспечения необходимого времени записи сообщений.

Роль ОЗУ программ выполняет FLASH память AM29F040, управляющие сигналы которой выставляются аналогично статической ОЗУ, описанной выше. Применение данной микросхемы обуславливается их быстродействием, которое выше чем у ADSP 2181, разрядностью шин адресов и данных и своими функционально - стоимостными характеристиками.

В качестве буферных элементов, позволяющих увеличить нагрузочную способность выходов микропроцессора целесообразно применить КР1533АП6 - восьмиканальный двунаправленный формирователь с тремя состояниями (Аналог - SN74ALS245A) /11/.

Таблица истинности микросхемы КР1533АП6 приведена в табл.4.5, таблица назначения выводов в табл.4.6.

 

Таблица 4.5

Таблица истинности

OE	T	Операция
H	X	3 - е состояние (Z)
L	H	D1  D2
L	L	D1  D2

 

Таблица 4.6

Таблица назначения выводов

01	Т	Вход управление информации
02	DA0	Вход/Выход
03	DA1	Вход/Выход
04	DA2	Вход/Выход
05	DA3	Вход/Выход
06	DA4	Вход/Выход
07	DA5	Вход/Выход
08	DA6	Вход/Выход
09	DA7	Вход/Выход
10	OV	Общий вывод
11	DB7	Вход/Выход
12	DB6	Вход/Выход
13	DB5	Вход/Выход
14	DB4	Вход/Выход
15	DB3	Вход/Выход
16	DB2	Вход/Выход
17	DB1	Вход/Выход
18	DB0	Вход/Выход
19	OE	Вход управления третьим состоянием
20	Ucc	Напряжение питания

 

Микросхема КР1533АП6 представляет собой восьми разрядный двунаправленный приемопередатчик с тремя состояниями на выходе и без инверсии входной информации, применяется в качестве интерфейсной схемы в системах с магистральной организацией обмена информации, в системах цифровой автоматики и микропроцессорных устройствах. Режим работы определяется комбинацией сигналов на двух входах управления - ОЕ и Т. При низком уровне напряжения на входе управления третьим состоянием ОЕ, направление передачи определяется логическим уровнем на входе Т, а при высоком уровне напряжения на входе ОЕ выходы микросхемы переводятся в высокоимпедансное состояние. Для обеспечения работы на относительно низкоомную или большую емкостную нагрузку выходы микросхемы умощнены по сравнению со стандартными. Для уменьшения времени переключения микросхемы в третье состояние и гарантированного запирания выходного транзистора во всем температурном диапазоне применена специальная цепь управления третьим состоянием. Применение во входных каскадах микросхемы КР1533АП6, как и во всей серии КР1533, транзисторов р-п-р типа обеспечивает высокую нагрузочную способность приемопередатчиков (табл.4.7, табл.4.8).

 

Таблица 4.7

Статические параметры КР1533АП6

Обозначение	Наименование параметра	Норма		Единица измерения
		не менее	не более
UOH	Входное напряжение высокого уровня	2,4 2,0		В
UOL	Входное напряжение низкого уровня		0,5 0,5	В
IOH	Входной ток высокого уровня		20	mкА
IOL	Входной ток низкого уровня		0,1	mА
IO	Выходной ток	30	112	mА

 

Таблица 4.8

Динамические параметры КР1533АП6

Обозначение	Наименование параметра	Норма		Единица измерения
		не менее	не более
tPLH	Время задержки распространения сигнала при выключении		10	нс
tPHL	Время задержки распространения сигнала при включении		10	нс

 

Примечания:

36)емкость входа - не более 5пФ;

37)емкость выхода - не более 7пФ;

38)допускается подключение к выходам емкости не более 200пФ, при этом нормы на динамические параметры не регламентируются;

39)допустимое значение статического потенциала - 200В;

40)допускается кратковременное воздействие (в течении не более 5мс) напряжения питания до 7В;

41)максимальное время фронта нарастания и фронта спада входного импульса - не более 1мкс.

В качестве основного элемента узла выработки управляющих сигналов переключения микросхем памяти используем программируемую логическую интегральную схему (ПЛИС, в зарубежной литературе PLD - programmable logic devices) EPM7064SLS44 - 10 /12, 13/. Применение ПЛИС позволяет уменьшить габариты устройства. Данная ПЛИС имеет оптимальное соотношение цена/качество и ее характеристики являются приемлемыми для применения в проектируемом устройстве. ПЛИС других фирм - производителей уступают данной микросхеме по своим характеристикам. Отечественные базовые матричные кристаллы имеют типовую задержку на вентиль 1нс, в то время как в ПЛИС EPM7064SLS44 - 10 задержка распространения от входа к выходу составляет 5мс.

Эта ПЛИС является представителем семейства MAX7000S. Семейство MAX7000S состоит из семи микросхем со степенью интеграции от 1200 до 10000 эквивалентных вентилей, содержащих от 32 до 256 триггеров (табл.4.9).

 

Таблица 4.9

Характеристики ПЛИС EPM7064SLS44 - 10

Характеристика ПЛИС	Тип микросхемы
	EPM7064S
Количество вентилей	1250
Количество триггеров (макроячеек)	64
Максимальное число входов/выходов	68
Максимальная частота, МГц	178
Тип корпуса	PLCC, PQFP
Задержка распространения, нс	5
Температурный диапазон,^0С	- 40  +85

 

ПЛИС семейства MAX7000S изготавливаются по технологии КМОП с электрическим стиранием (EEPROM), обеспечивающей не менее 100 циклов программирования/стирания микросхем. Они имеют гибкую архитектуру. Их макроячейки содержат по две независимых линии обратной связи - с триггера и контакта. Это позволяет одновременно использовать триггер в качестве внутреннего регистра, а контакт - как входной порт. Дополнительными ресурсами ПЛИС являются термы расширения (expander terms) - конъюнкторы, инверсные выходы которых образуют обратные связи в матрицу элементов “И”. Эти термы позволяют формировать управляющие сигналы (например, CLK, SET, RESET) без затрат макроячеек. В результате возможности перераспределения термов между макроячейками число входов элементов “ИЛИ” может быть увеличено до 32.

Каждая макроячейка имеет индивидуальный турбо - бит, программирование которого позволяет уменьшить потребляемую мощность при некотором снижении быстродействия.

Ток потребления I_cc ПЛИС семейства MAX7000S зависит главным образом от рабочей частоты и может быть рассчитан по формуле:

 

I_cc=A*Mcon+B*Mcoff+C*MC*Fmax,

 

где Mcon - число макроячеек, работающих в режиме повышенного потребления;

Mcoff - число макроячеек, работающих в режиме пониженного потребления;

MC - общее число задействованных в микросхеме макроячеек;

Fmax - максимальная тактовая частота в схеме;

А, В, С, - условные коэффициенты, зависящие от типа ПЛИС.

Микросхемы семейства MAX7000S имеют возможность программирования непосредственно на плате (ISP - In System Programmable) через специальное устройство ByteBlaster, подключаемое к параллельному порту компьютера. Такая технология позволяет выполнять программирование и стирание схемы непосредственно на рабочей плате через 4 - разрядный интерфейс в стандарте JTAG, подключенный к порту компьютера. Они могут быть запрограммированы и на программаторе. Наличие программатора становится необязательным, что значительно упрощает и удешевляет применение этих ПЛИС.

В разрабатываемом устройстве модуля сжатия речевых сигналов необходимо предусмотреть устройство, позволяющее контролировать напряжение питания, а при его отключении (или включении) вырабатывать сигналы, управляющие работой микропроцессора.

DS1232 - следит за изменением напряжения питания и при выходе его за допустимые пределы сигнализирует об этом процессорную систему. Когда V_CC опустится до уровня, определяемого TOL (Pin3), V_CC - компаратор изменяет сигналы RST (Pin5) и  (Pin6). Когда TOL соединен с корпусом, то сигналы RST и активируются когда V_CC упадет ниже 4,75В. Когда TOL соединен с V_CC, то сигналы RST и активируются когда V_CC упадет ниже 4,5В. RST и  - являются сигналами управления микропроцессором, которые могут остановить его работу в зависимости от уровня V_CC. При включении питания RST и  поддерживаются активными, как минимум 250 mс, что является сигналом разрешения работы микропроцессора.

Есть возможность изменения времени поддержания RST и  в активном состоянии. Это время устанавливается входом TD. Если TD соединен с корпусом, то это время составляет 150 мс. Если TD неподсоединен, то время - 600 мс. При соединении TD с V_CC - 1,2 с. Если на входе ST произойдет переход от высокого уровня к низкому, то это приведет к перезапуску таймера и он начнет считать заново. Вход ST управляется сигналом микропроцессора (адресным сигналом, сигналом данных и/или сигналом управления). Когда микропроцессор функционирует нормально, то эти сигналы могут быть причиной перезапуска таймера.

Разработанная в данном разделе схема принципиальная электрическая приведена в приложении 1 и на плакате ЦТРК 2014.095649. Э3-00.