Синтез счетчиков ввода числа X

РАСЧЕТНЫЙ РАЗДЕЛ

 

Сдвиг числа Х

 

В современной вычислительной технике сдвиг является одним из основных видов обработки информации. Он реализовывается как составная часть сложных операций (умножение, деление, нормализация и др.).

Операция сдвига заключается в смещении двоичного слова влево или вправо по разрядной сетке на заданное число разрядом. Особенностью сдвиговых операций является то, что сдвиг целого числа на один разряд влево равнозначен умножению этого числа на “2”, а арифметический сдвиг на один разряд вправо – делению на “2”.

Даже в самых ранних ЭВМ использовались сдвигающие регистры. Такие регистры применяются и в новейших машинах, но наряду с ним стали использоваться и комбинационные многоразрядные программируемые сдвигатели.

В сдвигающих регистрах время сдвига прямо пропорционально шагу сдвига, так как в них на каждом также осуществляется сдвиг только на один разряд.

Комбинационные устройства по своей природе являются однотактными. Время сдвига информации в них не зависит от величины шага сдвига. Однако, построение таких устройств сопровождается значительными аппаратными затратами.

Согласно заданию на курсовой проект, рассмотрим процесс логического сдвига влево для числа Х=13₍₁₀₎ на шаг сдвига, равным “1” разряда.

Представим десятичное число в двоичной системе счисления. Для перевода числа между системами счисления (10)—(2) используем правило деления целой части числа на основание новой системы (на два) с записью результата, состоящего из остатков от деления, в обратном порядке, начиная с последнего полученного значения от деления.

В результате перевода получаем двоичный код:

 

Х=13(10)=				1(2)
	Х4	Х3	Х2	Х1

 

Для выполнения сдвига влево на триггер Y2 следует подать управляющий сигнал D=0³.

Для выполнения сдвига числа на один разряд на регистр Y3 следует подать управляющие сигналы S₁=0, S₀=1.

 

При логическом сдвиге все биты слова, включая знаковый разряд, смещаются в заданном направлении. Высвобождающиеся разряды сетки заполняются нулями.

Подробный сдвиг числа Х=1101₍₂₎ на один разряда рассмотрен в таблице 2.1.
Из примера следует, что сдвигаемые цифры сохранены (сдвиг без округления) и произошло деление исходного числа на “два”.

 

Таблица 2.1—Правила сдвига числа Х

№ импульса   сдвига	Двоичное число	Режим
-	-	-	X4	X3	X2	X1	-	-	-
-			0								- Исходное число
											- Сдвиг на один шаг

КОНСТРУКТИВНЫЙ РАЗДЕЛ

Краткое техническое описание

Ввод числа Х, представленного в двоичном коде, выполняет счетчик Y1, выполненный на микросхеме DD1 типа К564ЛА9, DD2 типа К564ЛА7, DD3, DD4 типа К564ТВ1.

Для ввода управляющего сигнала D, определяющего направление сдвига, используется триггер Y2, выполненный на микросхеме DD5 типа К564ТМ2.

Регистр Y3, обеспечивающий ввод управляющих сигналов S₀ и S₁, определяющих шаг сдвига, выполнен на микросхемах DD6 типа К564ТВ1, DD7 типа К564ЛА7.

Сдвиг разрядов числа Х обеспечивает комбинационный программируемый сдвигатель двоичных чисел Y4, состоящий из управляющего дешифратора и сдвигающей матрицы.

Дешифратор выполнен на микросхемах DD8 – DD13 типа К564ЛА9.

Сдвигающая матрица конъюнкторов выполнена на микросхемах DD14 – DD20 типа К564ЛА7, DD21, DD24 типа К564ЛА9, DD22, DD23 типа К564ЛА8.

На выходе сдвигателя формируется десятиразрядное слово, представленное разрядами y6,y5…y0,y-1,y-2,y-3. Для параллельного вывода результата сдвига двоичного числа Х, применяются регистры Y5, выполненные на микросхемах DD25, DD26 типа К564ИР6.

 

ЗАКЛЮЧЕНИЕ

 

В результате выполнения курсового проекта была разработана принципиальная электрическая схема устройства сдвига двоичных чисел в соответствии с заданной структурной схемой (Лист 1).

Ввод управляющего сигнала D=0, определяющего направление сдвига, обеспечивается с помощью триггера.

С помощью регистра обеспечивается ввод управляющих сигналов S₁=1 и S₀=1, определяющих шаг сдвига.

Ввод четырехразрядного двоичного числа X=1101₍₂₎ обеспечивается с помощью счетчика.

Сдвиг разрядов двоичного числа X выполнен с помощью схемы комбинационного программируемого сдвигателя, состоящего из управляющего дешифратора и сдвигающей матрицы конъюнкторов.

Результат сдвига У= 1101000000 выведен в параллельной форме при помощи регистров.

Данное устройство полностью удовлетворяет требованиям задания.

При построении цифрового устройства сдвига двоичных чисел используются микросхемы логики КМОП. Из предложенного набора микросхем выбраны интегральные схемы К564.

Микросхемы этих серий изготовляются по технологии комплементарных транзисторов структуры металл-диэлектрик-полупроводник (КМДП). В КМОП в качестве диэлектрика используется окисел кремния.

Основная особенность микросхем КМОП - ничтожное потребление тока в статическом режиме - 0,1...100 мкА. При работе на максимальной рабочей частоте потребляемая мощность увеличивается и приближается к потребляемой мощности наименее мощных микросхем ТТЛ.

Применение микросхем КМОП-серий имеет свои особенности. Ни один из входов микросхем не может быть оставлен неподключенным, даже если логический элемент в микросхеме не использован. Свободные входы элементов должны быть или соединены с используемыми входами того же элемента или подключены к шине питания или к общему проводу в соответствии с логикой работы микросхемы. Напряжение источника питания должно подаваться ранее или одновременно с подачей входных сигналов.

 

 

РАСЧЕТНЫЙ РАЗДЕЛ

 

Сдвиг числа Х

 

В современной вычислительной технике сдвиг является одним из основных видов обработки информации. Он реализовывается как составная часть сложных операций (умножение, деление, нормализация и др.).

Операция сдвига заключается в смещении двоичного слова влево или вправо по разрядной сетке на заданное число разрядом. Особенностью сдвиговых операций является то, что сдвиг целого числа на один разряд влево равнозначен умножению этого числа на “2”, а арифметический сдвиг на один разряд вправо – делению на “2”.

Даже в самых ранних ЭВМ использовались сдвигающие регистры. Такие регистры применяются и в новейших машинах, но наряду с ним стали использоваться и комбинационные многоразрядные программируемые сдвигатели.

В сдвигающих регистрах время сдвига прямо пропорционально шагу сдвига, так как в них на каждом также осуществляется сдвиг только на один разряд.

Комбинационные устройства по своей природе являются однотактными. Время сдвига информации в них не зависит от величины шага сдвига. Однако, построение таких устройств сопровождается значительными аппаратными затратами.

Согласно заданию на курсовой проект, рассмотрим процесс логического сдвига влево для числа Х=13₍₁₀₎ на шаг сдвига, равным “1” разряда.

Представим десятичное число в двоичной системе счисления. Для перевода числа между системами счисления (10)—(2) используем правило деления целой части числа на основание новой системы (на два) с записью результата, состоящего из остатков от деления, в обратном порядке, начиная с последнего полученного значения от деления.

В результате перевода получаем двоичный код:

 

Х=13(10)=				1(2)
	Х4	Х3	Х2	Х1

 

Для выполнения сдвига влево на триггер Y2 следует подать управляющий сигнал D=0³.

Для выполнения сдвига числа на один разряд на регистр Y3 следует подать управляющие сигналы S₁=0, S₀=1.

 

При логическом сдвиге все биты слова, включая знаковый разряд, смещаются в заданном направлении. Высвобождающиеся разряды сетки заполняются нулями.

Подробный сдвиг числа Х=1101₍₂₎ на один разряда рассмотрен в таблице 2.1.
Из примера следует, что сдвигаемые цифры сохранены (сдвиг без округления) и произошло деление исходного числа на “два”.

 

Таблица 2.1—Правила сдвига числа Х

№ импульса   сдвига	Двоичное число	Режим
-	-	-	X4	X3	X2	X1	-	-	-
-			0								- Исходное число
											- Сдвиг на один шаг

Синтез счетчиков ввода числа X

Счетчик Y1 в схеме устройства сдвига предназначен для параллельного ввода четырёхразрядного числа X.

Согласно задания на курсовой проект, необходимо разработать логическую схему четырёхразрядного недвоичного счетчика, работающего в режиме вычитания, со значением коэффициента счета K_сч=14, на триггерах типа JK и расчетного базиса И-НЕ.

Числа в счётчике представлены определенными комбинациями состояний триггера. При поступлении на вход очередного импульса в вычитающий счётчике устанавливается новая комбинация, соответствующая числу, на единицу меньше предыдущего.

Необходимо число триггеров в счетчике (разрядность) определяется как минимальное n, удовлетворяющее неравенство:

 

(2.1)

 

Отсюда,

 

(2.2)

 

 

 

В схеме счетчика используют триггер K564ТB1

 

Рисунок 2.1 – УГО триггера К564TB1

 

Микросхема КМОП логики К564TB1 представляет собой два двухступенчатых JK - триггера.

Условное графическое обозначение УГО триггера K564TB1 приведено на рисунке 2.1.

Приведем назначение выводов ИМС:

 

1, 15 – прямые выходы Q1, Q2;

2, 14 – инверсные выходы Q1, Q2;

3, 13 – счетные входы синхронизации C1, C2;

4, 12, 7, 9 – установочные входы R1, R2, S1, S2;

6, 10, 5, 11 – информационные входы J1, J2, K1, K2;

8 – общий;

16 – напряжение питание.

 

Цикл работы счетчика с коэффициентом счета K_сч=14 соответствует четырнадцати импульсам (состояниям). Каждый четырнадцатый импульс переводит счетчик в исходное состояние. Переход счетчика из текущего состояния в последующее связан с переключением триггеров под действием активных уровней сигналов на его соответствующих входах.

В таблице 2.2 приведены все возможные переходы состояний триггеров счетчика и требуемые для них уровня сигналов.

 

Таблица 2.2 переключения JK – триггеров счётчика

№	Текущее состояние	Следующее состояние	Управляющие сигналы
Q4*	Q3*	Q2*	Q1*	Q4	Q3	Q2	Q1	J4 K4	J3 K3	J2 K2	J1 K1
									1 -	1 -	0 -	1 -
									- 0	- 0	0 -	- 1
									- 0	- 1	1 -	1 -
									- 0	0 -	- 0	- 1
									- 0	0 -	- 1	1 -
									- 0	0 -	0 -	- 1
									- 1	1 -	1 -	1 -
									0 -	- 0	- 0	- 1
									0 -	- 0	- 1	1 -
									0 -	- 0	0 -	- 1
									0 -	- 1	1 -	1 -
									0 -	0 -	- 0	- 1
									0 -	0 -	- 1	1 -
									0 -	0 -	0 -	- 1

 

Согласно таблице 2.2 составляются карты Карно. Их количество определяется произведением числа триггеров в счетчике на количество информационных входов в JK триггерах. Количество карт равно восьми, т.к. используется четыре триггера и у каждого по два информационных входа.

Для управления процессом заполнения карт Карно составляется шаблон по текущему состоянию таблицы 2.2.

 

 

Карты Карно заполняются по шаблону согласно уровням управляющих сигналов на входах соответствующих триггеров. На рисунке 2.2 указан шаблон и карты Карно для счётчика.

 

Рисунок 2.2 – Шаблон и карты Карно для счетчика

 

Согласно объединениям на картах (рисунок 2.2) записывается набор логических выражений для функций возбуждения входов всех JK триггеров в форме МДНФ.

 

; (2.3)

 

(2.4)

 

(2.5)

 

(2.6)

 

(2.7)

 

 

(2.8)

(2.9)

. (2.10)

 

Полученные выражения переводятся в базис И-НЕ:

 

(2.11)

 

(2.12)

 

(2.13)

 

(2.14)

 

(2.15)

 

(2.16)

 

(2.17)

 

(2.18)

 

Согласно преобразованных выражений строится схема счетчика (рисунок 2.3).

Выберем для схемы рисунка 2.3 следующие микросхемы серии К564:

 

DD1, DD2 К564ЛА8;

DD3 K564ЛА9;

DD4, DD5 K564ТВ1.

 

Рисунок 2.3 – Логическая схема счетчика