Элементы импульсной и цифровой техники

ЭЛЕМЕНТЫ ИМПУЛЬСНОЙ И ЦИФРОВОЙ ТЕХНИКИ

Режим работы радиоэлектронных устройств с непрерывными (аналоговыми) сигналами не является единственным. Широкое применение в ряде областей радиоэлектроники (радиолокации, телевидении, вычислительной и измерительной технике) находит импульсный режим, который характеризуется периодическим чередованием рабочих моментов и пауз. Импульсный режим по сравнению с непрерывным режимом имеет ряд преимуществ, которые и определяют его возможности. Основные преимущества импульсных схем – высокий КПД, приближающийся к 90 – 95%, при малом значении средней (рассеиваемой) мощности потребления, высокая надежность. Тенденции развития радиоэлектронных систем показывают, что будущее будет принадлежать импульсным и цифровым устройствам.

 

Логические элементы

 

Цифровые сигналы отражают (кодируют) числовые значения реальных физических величин. Наряду с ними в цифровых устройствах действуют сигналы, появление которых связано с наступлением или не наступлением какого либо события. Например, на выходе устройства, сравнивающего два цифровых кода, появится символ «1», когда эти коды совпадут, и будет действовать символ «0», пока цифровые коды различны. Данная единица является логическим сигналом, свидетельствующим о том, что ожидаемое событие совершилось. К цифровому значению сравниваемых сигналов эти символы никакого отношения не имеют.

Основу логических операций составляет алгебра логики Дж. Буля, которая оперирует двоичными переменными. В соответствие с ее положениями истинному высказыванию (наступлению события) ставится в соответствие символ «1» (точнее логическая единица), а ложному высказыванию – символ «0» (логический нуль).

В электрических цепях двоичные символы представляются сигналами разных уровней: логическая «1» представляется, как правило, высоким уровнем потенциала (часто импульсом), логический «0» – низким (часто нулевым) уровнем потенциала.

Основу алгебры логики составляют три основные логические операции, позволяющие описать функционирование электрической цепи, радиотехнического устройства и т.д. Это операции: ИЛИ (логическое сложение или дизъюнкция); И (логическое умножение или конъюнкция); НЕ (логическое отрицание или инверсия).

Все логические операции над логическими переменными выполняются логическими элементами, условно называемыми в цифровой технике схемами (устройствами) И, ИЛИ, НЕ.

Логический элемент ИЛИ имеет два и более входов Х ₁, Х ₂,.. и один выход Y. Условное графическое изображение элемента с двумя входами приведено на рис. 5.2, а. Операция ИЛИ для двух сигналов имеет вид Y = Х ₁ + Х ₂.

Наиболее просто операция реализуется на диодах (рис. 5.2, б).

 

 

Если логическая единица (уровень напряжения, соответствующий логической 1) присутствует на первом (Х ₁) или втором (Х ₂), или обоих входах одновременно, то на выходном сопротивлении сформируется единичный уровень выходного напряжения Y. Элементу ИЛИ соответствует таблица истинности или таблица состояний (рис.5.2, в).

Логический элемент И имеет два и более входов Х ₁, Х ₂,.. и один выход Y. Условное графическое изображение элемента с двумя входами приведено на рис. 5.3, а. Операция И имеет вид Y = Х ₁ · Х ₂.

Наиболее просто операция реализуется на диодах (рис. 5.3, б). Если логический нуль (уровень напряжения, соответствующий логическому «0») присутствует на первом (Х ₁) или втором (Х ₂) входе, или обоих входах одновременно, то один из диодов или оба диода открыты, потенциал их анода (анодов) равен нулю и на выходном сопротивлении действует нулевой уровень выходного напряжения Y.

На выходном сопротивлении будет действовать единичный уровень Y (уровень напряжения, соответствующий логической «1»), если и на первом (Х ₁) и на втором (Х ₂) входе одновременно действуют уровни логической 1. Только в этом случае оба диода будут закрыты, по цепи делителя потечет ток, и на выходе будет действовать единичный уровень выходного напряжения Y. Элементу И соответствует таблица истинности (рис.5.3, в).

 

 

Логический элемент НЕ (инвертор) инвертирует выходную величину в соответствии с формулой (игрек равен не икс). Операция отрицания на графическом изображении элементов отображается кружком (рис.5.4).

Операцию отрицания выполняют транзисторные ключи (рис. 5.4, в), в качестве которых используются транзисторные усилительные каскады.

При нулевом входном потенциале транзистор полностью закрыт (находится в режиме отсечки), что обеспечивается подбором базового сопротивления. Ток коллектора практически равен нулю, напряжение на коллекторе равно напряжению источника, а на выходе схемы действует выходной потенциал, соответствующий логической единице. При действии на входе ключа уровня логической единицы транзистор переходит в режим насыщения (полностью открывается) и потенциал его коллектора становится близким к нулю.

 

 

Современные логические элементы выполняются в виде интегральных схем, в которых основная роль выполняется транзисторами. Они являются так называемыми динамическими сопротивлениями, а при замкнутом с базой коллекторном переходе - диодами. Широкое применение нашли схемы на полевых транзисторах, технология изготовления которых проще, чем биполярных транзисторов.

В практических схемах цифровой логики используются две базовые схемы логических элементов: И -– НЕ (рис.5.4, а) и ИЛИ – НЕ (рис.5.4, б).

В настоящее время производится большое количество цифровых логических микросхем, отличающихся типами применяемых полупроводниковых элементов и, соответственно, логикой, например, ТТЛ, МДП. Знание логики микросхем важно: элементы одной логики (одной серии, или группы серий) не требуют согласования, напротив, при использовании микросхем разной логики обязательно применение устройств согласования по видам и уровням сигналов.

Логические элементы характеризуются рядом параметров, к основным из которых относятся:

коэффициент объединения по входу К _ОБ равен числу логических входов элемента и определяет наибольшее число переменных функции, которую можно выполнить на этом элементе;

коэффициент разветвления по выходу К _РАЗ характеризует нагрузочную способность элемента (сколько элементов можно подключить к выходу);

быстродействие обычно оценивают полусуммой задержек перепадов на выходе элемента относительно входных перепадов напряжений;

помехоустойчивость – наибольшее напряжение помехи, которое еще не вызывает переключения элемента из состояния «0» в состояние «1».

 

Триггеры, регистры

Симметричный триггер

Триггером называется устройство, имеющее два устойчивых состояния равновесия и способные скачком переходить из одного состояния в другое под воздействием внешнего (запускающего) напряжения. Процесс смены состояния триггера имеет несколько названий: переброс, переключение, опрокидывание.

Существует большое разнообразие схем триггеров. В цифровой электронной технике наиболее распространенной является схема симметричного триггера, основу которой составляют транзисторные ключи (рис.5.5).

Собственно триггер (триггерная ячейка) образована двумя ключевыми элементами, собранными на транзисторах VТ 1, VТ 2. Транзисторы VТ 3, VТ 4 являются вспомогательными ключами, служащими для управления триггерной ячейкой. При отсутствии запускающего импульсного сигнала эти транзисторы всегда закрыты и не влияют на работу триггера.

Триггер является двухкаскадным усилителем постоянного тока со 100% ПОС. Все элементы подбираются таким образом, чтобы схема была симметричной.

При включении питания через транзисторы VТ 1, VТ 2 начинают протекать токи. Поскольку обеспечить абсолютную симметричность схемы невозможно, эти токи будут несколько различаться.

Допустим, ток, протекающий в коллекторной цепи транзистора VТ 1, несколько больше коллекторного тока, протекающего через транзистор VТ 2. При этом падение напряжения на сопротивлении R ₁ в цепи коллектора первого транзистора будет больше падения напряжения на сопротивлении R ₂, а напряжение на коллекторе первого транзистора – меньше напряжения на коллекторе второго транзистора. Поскольку коллекторные напряжения определяют смещающие (открывающие) напряжения на базах противоположных транзисторов, то транзистор VТ 2 призакрывается, а транзистор VТ 1 еще более открывается. Процесс происходит лавинообразно и триггер после включения переходит в одно из устойчивых состояний: транзистор VТ 1 - полностью открыт (режим насыщения), транзистор VТ 2 – закрыт (состояние до момента t ₁ временных диаграмм на рис. 5.5,б). В этом состоянии триггер при наличии питающего напряжения может находиться сколь угодно долго.

 

 

Пусть на базу транзистора VТ 4 (вход R), который в отсутствии управляющих сигналов находился в закрытом состоянии, в момент t ₁ поступает запускающий импульс положительной полярности U _ВХ2 (рис. 5.5, б). Под действием этого импульса транзистор VТ 4 резко открывается, его коллекторное напряжение, и соответственно, коллекторное напряжение транзистора VТ 2 уменьшается практически до нуля, и увеличится закрывающий потенциал базы транзистора VТ 1. Это приведет к закрытию транзистора VТ 1 и полному открытию транзистора VТ 2, причем процесс за счет 100% ПОС происходит лавинообразно. Триггер переходит в другое устойчивое состояние (опрокидывается).

Очередное опрокидывание триггера произойдет только в случае, если управляющий сигнал поступит на первый вход (вход S) триггера.

Таким образом, запуск триггера осуществляется раздельно, путем попеременной подачи управляющих импульсов на входы схемы. Одновременная подача управляющих импульсов запрещена. Под действием управляющих сигналов все транзисторы окажутся в открытом состоянии, а при снятии управляющих сигналов триггер может равновероятно перейти в одно из устойчивых состояний.

Симметричный триггер является составной частью многих цифровых устройств.

Интегральные триггеры

 

Структурно интегральные триггеры (триггеры в интегральном исполнении) состоят из собственно триггера и схемы управления входами, которую называют входной логикой. В зависимости от принципа построения входной логики различают триггеры по функциональному назначению.

По способу управления триггеры могут быть асинхронными и синхронными (тактируемыми). Асинхронные триггеры переключаются непосредственно с поступлением на управляющий вход сигнала. Синхронные триггеры имеют дополнительный тактовый вход С и переключаются при одновременном поступлении управляющего и тактового импульсов.

Существуют однотактные (обозначение Т) и двухтактные (обозначение ТТ) триггеры. Однотактные триггеры переключаются по переднему фронту тактового импульса, двухтактные – по заднему фронту тактового импульса.

Интегральные триггеры имеют два взаимоинверсных выхода – прямой Q («ку»)и инверсный («не ку»). Триггер находится в состоянии «1», если Q = 1, а = 0.

RS – триггер. Представленная на рис. 5.5 ячейка триггера является по сути простейшим аналогом асинхронного RS – триггера. По входу S триггер устанавливается в состояние «1», по входу R триггер опрокидывается в состояние «0».

При отсутствии управляющих сигналов (R = 0, S = 0) триггер сохраняет предыдущее состояние. Такая комбинация входных сигналов называется памятью. Комбинация входов (R = 1, S = 1) является запрещенной.

RS триггер может быть построен на логических элементах ИЛИ – НЕ (рис.5.6,а) и называется триггером с прямыми входами, или на элементах И – НЕ и называется триггером с инверсными входами (рис. 5.6, б). Условное обозначение триггеров приведено на рис. 5.6, в, г.

 

 

D – триггер. Его иное название - триггер задержки. Имеет два входа: информационный D (delay - задержка) и тактовый С (рис. 5.7, а). Триггер срабатывает только в моменты поступления переднего фронта тактовых импульсов на вход С: если D = 1, то Q = 1, если D = 0, то Q = 0.

Т – триггер часто называют счетным триггером. Он имеет только один информационный вход Т (рис.5.7, б), по которому происходит срабатывание (опрокидывание) триггера в момент поступления переднего фронта очередного входного сигнала. Период повторения выходных импульсов в два раза больше периода повторения входных импульсов. Поэтому триггер широко используется как делитель частоты входных импульсов на 2.

Т – триггер может быть собран на базе двух RS – триггеров. Такой триггер опрокидывается по заднему фронту импульса. Триггер используется в качестве устройства временной задержки на длительность запускающего импульса.

JK – триггер. Имеет два информационных входа J (jump – переброс) и К (keep - держать, сохранять), а также тактовый вход С (рис. 5.7, в). J вход используется для перевода триггера в состояние «1», К - вход, для перевода в состояние «0». Переключение производится только при наличии тактового импульса, действующего на входе С, при этом JK – триггер работает как RS – триггер с прямыми входами. В отличие от RS – триггера комбинация 1,1 на J и K входах не является запрещенной, в этом случае происходит его опрокидывание (рис.5.7, г).

JK – триггер является универсальным триггером. На его базе могут быть сформированы D или T триггеры (рис.5.8).

 

 

 

 

 

Регистры

 

Регистры предназначены для хранения двоичного числа (кодового слова). Основу регистра составляют ячейки триггеров, выполняющие функции запоминающих устройств. Один триггер способен хранить один разряд числа. Кроме хранения информации регистры используются для сдвига принятого слова, преобразования двоичного кода из прямого в обратный код (когда единицы заменяются нулями, а нули – единицами) и выполнения некоторых логических операций.

В зависимости от способа ввода и вывода информации различают регистры параллельные, последовательные и параллельно-последовательные.

В параллельных регистрах ввод и вывод слов выполняется только в параллельном виде – одновременно все разряды, в последовательных регистрах ввод и вывод слов выполняется только последовательно разряд за разрядом, в параллельно-последовательных регистрах ввод производится параллельным кодом, а вывод последовательно (или наоборот).

Параллельные регистры могут строиться на одном из типов триггеров, например, RS – триггерах. Запись слов в таких триггерах выполняется по S входу. Поскольку такой способ записи обеспечивает перевод триггера из состояния 0 в состояние 1, и не позволяет перевести триггер из состояния 1 в состояние 0, то для исключения ошибок перед приемом кодового слова все триггеры обнуляются по входу R.

На рис. 5.9, а представлено условное изображение параллельного четырехразрядного регистра: D1…D4 – параллельные входы разрядов регистра; Q1…Q4 – параллельные выходы разрядов регистра; С – вход, наличие импульса на котором разрешает запись информации в регистр.

Последовательный регистр является сдвигающим (сдвиговым).

Разряды такого регистра соединены последовательно. Каждый разряд принимает информацию от предыдущего разряда, одновременно передавая свою информацию последующему разряду.

Сдвигающий регистр может быть однонаправленным (например, сдвиг может проводиться только в сторону старших разрядов, или только в сторону младших разрядов), или реверсивным, обеспечивающим по командам управления сдвиг в любую сторону. Реверсивные регистры строятся по тем же принципам, что и сдвиговые, но с использованием дополнительных логических элементов в межразрядных связях.

 

Если выходы последнего триггера сдвигающего регистра соединить с входом первого триггера, то получается кольцевой регистр сдвига, который часто называют кольцевым счетчиком. Записанная в него информация под воздействием сдвигающих импульсов будет циркулировать по кольцу.

Для выдачи кодового слова с выхода такого регистра необходимо на вход старшего разряда (регистр, сдвигающий вправо) подать логический «0», а на вход импульсов сдвига – число импульсов по числу триггеров регистра.

Сдвигающие регистры могут быть реверсивными, осуществляя по командам управления сдвиг вправо или влево.

Наиболее распространены регистры сдвига на D – триггерах со статическим или динамическим управлением (рис.5.9, б). Такие регистры имеют один информационный вход D ₄, вход для тактовых импульсов (импульсов сдвига) С, и установочный вход R. На рис.5.9, б показан как параллельный выход (Q ₄ …Q ₁), так и последовательный выход >N, где N число регистров в триггере.

Параллельно - последовательные регистры используются для преобразования параллельной формы кода в последовательную форму и наоборот.

Промышленность выпускает многие типы регистров в интегральном исполнении. На рис.5.9, в представлено условное графическое обозначение четырехразрядного параллельно-последовательного регистра со сдвигом вправо. Выбор режима работы определяется сигналом на входе V 2: при действии на этом входе уровня логического нуля регистр работает как сдвигающий, а при действии уровня логической единицы – как параллельный. Через вход V 1последовательно вводятся разряды числа, сдвиг которых на один разряд выполняется по приходу очередного импульса на вход С 1. По входам D 1 .. D 4в регистр может быть занесено двоичное число в параллельном коде. Его запись выполняется по сигналу на входе С 2.

В условных обозначениях регистров со сдвигом стрелка показывает направление сдвига, в реверсивных регистрах она показывается двунаправленной. Все регистры допускают наращивание, т.е. объединение в группы регистров.

 

5.4. Многофункциональные цифровые устройства

В современной цифровой технике широкое применение находят многофункциональные цифровые устройства (счетчики, шифраторы, дешифраторы, компараторы, мультиплексоры и др.). По своей структуре они являются группой определенным образом объединенных простых логических элементов с минимизированными функциями.

Счетчики и делители

Счетчик – цифровое устройство, осуществляющее счет поступающих на вход импульсов. Кроме того, счетчики часто используются как делители частоты входной импульсной последовательности.

Основу счетчика составляют интегральные триггеры (D, JK, T- триггеры как со статическим, так и динамическим управлением), охваченные внутренними межразрядными связями.

Счетчик, состояние триггеров которого при поступлении очередного входного импульса соответствует увеличенному на единицу числу, называются суммирующими. Напротив, счетчик, состояние триггеров которого при поступлении очередного входного импульса соответствует уменьшенному на единицу числу, называются вычитающим Счетчик способный по командам управления выполнять суммирование или вычитание называется реверсивным.

В паузах между импульсами счетчик должен хранить введенную в него информацию. Поэтому основными элементами счетчика являются триггеры (ячейки памяти).

Между собой ячейки счетчика (триггеры) соединяются таким образом, чтобы каждому числу импульсов соответствовали единичные состояния определенных ячеек. Совокупность единиц и нолей на выходах всех ячеек счетчика представляет собой двоичное число (как правило, это НДК), которое однозначно определяет количество пришедших на вход счетчика импульсов.

Рассмотрим упрощенную структуру суммирующего счетчика (рис. 5.10). Перечеркнутые Т - входы триггеров показывают, что данный вход динамический, т.е. опрокидывание триггера производится только по перепаду напряжение. Напомним, что ТТ триггер опрокидывается задним фронтом импульса.

 

 

С поступлением каждого входного импульса число в счетчике увеличивается на единицу. Если в данном разряде присутствует единица, то под воздействием перепада, поступающего от предыдущего разряда, он обнуляется, и единица переносится в следующий разряд. Если в данном разряде присутствует ноль, то в него записывается единица, а перенос не происходит. Таким образом, суммирующий счетчик работает по принципу суммирования двоичных чисел.

Из рассмотрения принципа функционирования счетчика можно сделать следующие выводы:

с наибольшей частотой опрокидывается входной триггер счетчика, частота срабатывания каждого последующего триггера в два раза меньше частоты срабатывания предыдущего триггера;

в момент переключения последующего триггера, все предыдущие триггеры находились в состоянии 1;

если все триггеры счетчика находятся в состоянии 1, то очередным счетным импульсом счетчик переполняется, все его триггеры сбрасываются в ноль. Счетчик в этом случае является делителем частоты входной импульсной последовательности с коэффициентом деления , где n – число триггеров счетчика.

Вычитающие и реверсивные счетчики строятся на аналогичных принципах, но имеют значительно большее число логических элементов управления и связей между ними.

Такие счетчики имеют каналы предварительной записи кода (+1), каналы займа (-1), каналы обнуления (R) и заполнения счетчика (S).

Большинство счетчиков допускают расширение емкости, для чего в них имеется выход прямого переноса Р_+, перепад с которого, возникающий при переполнении, может быть записан в следующий счетчик. Для вычитающих счетчиков имеется вход обратного переноса Р _(вход займа 1).

Вариант условного обозначения счетчиков приведен на рис.5.11.

На основе счетчиков строятся делители частоты входной импульсной последовательности. В отличие от счетчиков, имеющих фиксированный коэффициент деления, равный емкости, в делителях применяются меры, позволяющие менять коэффициент деления.

Выполняются такие делители на счетчиках, имеющих входы предварительной записи.

Принцип установки определенного коэффициента деления заключается в том, что в суммирующий счетчик по каналу предварительной записи (на рис.5.11 вход +1, управление входом – канал V) записывается двоичный код числа К. При этом емкость счетчика уменьшается и становится равной N – К – 1. Емкость счетчика является коэффициентом деления, который можно менять, изменяя код предварительно записанного числа.

Делитель с переменным коэффициентом деления может строиться на вычитающем счетчике. В этом случае счетчик с каждым входным перепадом будет вычитать 1 из предварительно записанного кода числа. Коэффициент деления определяется предварительно записанным числом.

Существуют и другие варианты построения делителей частоты с переменным коэффициентом деления, например, за счет дополнительных внешних или внутренних логических связей.

Широко распространены декадные делители, позволяющие индицировать число приходящих импульсов в привычной для восприятия форме. Делители, как и суммирующие счетчики, для увеличения коэффициента деления включаются последовательно (имеют возможность расширения).

Шифраторы и дешифраторы

Шифратором (часто шифратор называют кодером) называется устройство, преобразующее десятичные числа в двоичную систему счисления.

На рис. 5.12 представлено условное обозначение шифратора, преобразующее первые десять цифр (0, 1,.., 9) в двоичное представление. Символ СD в обозначении образован из букв английского слова CODER.

Шифратор имеет десять входов, обозначенных соответствующим числом, и четыре выхода, обозначенные цифрами 1, 2, 4, 8, соответствующими весовым коэффициентам двоичных разрядов.

При поступлении на один из входов шифратора сигнала приведет к появлению на его выходе четырехразрядного двоичного кода, соответствующего номеру входа (десятичному числу).

 

 

Как правило, шифраторы используются для преобразования в двоичную систему счисления небольших десятичных чисел. Связано это с трудностью построения шифраторов с большим числом входов.

Шифраторы используются в устройствах ввода информации в цифровые системы. Такие устройства оснащаются клавиатурой, клавиши которой связаны с определенным входом шифратора.

Дешифратором (часто дешифратор называют декодером) называется устройство, преобразующее двоичные числа в десятичные числа (рис.5.12, б). Символы DC в условном обозначении дешифратора составлены из букв английского слова DECODER. Входы дешифратора служат для подачи двоичного кода, а выходы последовательно нумеруются десятичными числами. В дешифраторе при подаче на входы параллельного двоичного кода на определенном выходе формируется сигнал логической 1, номер канала соответствует десятичному числу. Дешифраторы широко используются в цифровой и вычислительной технике, например, в устройствах печати информации, выводимой из цифровых устройств.

 

 

5.5. Цифровые преобразовательные устройства

При построении радиоэлектронных систем, связывающих потребителя ин­формации с устройствами цифровой обработки, требуется преобразовать вводимые сиг­налы из аналоговой формы в цифровую, а выводимые цифровые данные - в аналоговую форму. Функции преобразования цифрового сигнала в аналоговый выполняют цифро – аналоговые преобразователи (ЦАП). Иногда ЦАП называют преобразователем код – аналог. Обратные преобразования выполняются аналого – цифровыми преобразователями (АЦП).

Параметры АЦП и ЦАП

К основным параметрам АЦП и ЦАП следует отнести:

максимальное напряжение U _МАХ(входное для АЦП и выходное для ЦАП);

число разрядов кода n;

разрешающую способность и погрешность преобразования.

Под разрешающей способностью ЦАП понимают выходное напряжение, соответствующее единице в младшем разряде входного кода

,

где 2 ⁿ – 1 – максимальный вес входного кода. Очевидно, чем больше n, тем меньше Δ и тем точнее выходным напряжением может быть представлен входной код.

Тот же параметр АЦП представляет собой входное напряжение, соответствующее приращению выходного кода на единицу в младшем разряде. В данном случае Δ – наименьшая различимая ступенька входного напряжения. Приращение меньшего уровня АЦП не зарегистрирует. В этой связи разрешающую способность отождествляют с чувствительностью АЦП.

Погрешность преобразования имеет статическую и динамическую составляющие. Статическая составляющая включает в себя методическую погрешность квантования (дискретности) и инструментальную погрешность от не идеальности элементов преобразователей.

Погрешность квантования составляет половину разрешающей способности. Инструментальная погрешность не должна превышать погрешность квантования.

Динамическая составляющая погрешности связана с быстродействием преобразователя (со временем, затрачиваемым на получение результата) и скоростью изменения входного сигнала. Чем больше быстродействие преобразователя и чем меньше скорость изменения сигнала, тем меньше динамическая составляющая погрешности.

Очевидно, что за период частоты максимальной спектральной составляющей входного сигнала преобразователь, в соответствие с требованием теоремы Котельникова, должен не менее двух раз осуществить опрос входного сигнала. Обычно выбирают АЦП с таким временем преобразования, за которое сигнал изменяется не более, чем на величину разрешающей способности.

Импульсных сигналов

Одновибраторы

Одновибратором называется устройство, имеющее одно устойчивое состояние равновесия. Под воздействием внешнего запускающего воздействия одновибратор переходит из устойчивого состояния во временно устойчивое, а затем за счет внутренних процессов, происходящих в схеме, возвращается в первоначальное (устойчивое) состояние.

Наиболее распространенной является схема одновибратора, представленная на рис.5.18. Она во многом похожа на схему триггера и отличается наличием емкостной связи (конденсатор С) между коллектором первого и базой второго транзисторов.

Параметры элементов схемы подбираются таким образом, что в устойчивом состоянии транзистор VТ 1 закрыт, а транзистор VТ 2открыт. Напряжение не коллекторе VТ 1 примерно равно напряжению источника - Е _к, конденсатор С будет заряжен до этого напряжения («-» слева, «+» справа) базовым током открытого транзистора VТ 2. В устойчивом состоянии одновибратор может находиться сколь угодно долго.

Под воздействием входного (закрывающего транзистор VТ 2) сигнала по цепи С _ВХ - VD 1 одновибратор переходит во временно устойчивое положение, при котором транзистор VТ 1 открывается, а транзистор VТ 2закрывается. Переходные процессы в одновибраторе аналогичны переходным процессам, происходящим при опрокидывании триггера. В ходе опрокидывания одновибратора напряжение на коллекторе открытого транзистора VТ 1 близко к нулю, а напряжение на коллекторе VТ 2оказывается близкимк напряжению источника - Е _к.

 

 

Упрощенно можно считать, что сразу после завершения лавинообразных переходных процессов, связанных с переходом одновибратора во временно устойчивое состояние, конденсатор С начинает перезаряжаться по цепи: открытый транзистор VТ 1- R. Временно устойчивое состояние одновибратора сохраняется до тех пор, пока напряжение на перезаряжающемся конденсаторе С, являющееся одновременно напряжением на базе транзистора VТ 2, не достигнет порогового уровня, при котором транзистор VТ 2открывается. Величина порогового напряжения близка к нулю. После открывания VТ 2 происходит лавинообразный процесс возвращения одновибратора в устойчивое состояние.

После возвращения одновибратора в устойчивое состояние конденсатор С начинает заряжаться через базовую цепь транзистора VТ 1и коллекторное сопротивление R _К1 до напряжения источника питания. Время заряда конденсатора определяет время восстановления одновибратора. Если за этот интервал времени поступит очередной запускающий импульс, то одновибратор либо не сработает, либо выдаст укороченный выходной импульс.

Важным параметром одновибратора является время выдержки, в течение которого он находится во временно устойчивом состоянии. Можно показать, что время выдержки определяется постоянной времени RC цепи и примерно равно 0,7 RC. Следует заметить, если в качестве выхода рассматривать коллектор транзистора VТ 2, то время выдержки является длительностью сформированного импульса.

Параметры транзистора сильно зависят от температурных условий и внешних воздействий (например, сильно подвержен температурному влиянию обратный ток коллектора, и уровень, при котором запирается транзистор). Поэтому нестабильность времени выдержки одновибратора остается достаточно высокой.

Одновибраторы, в том числе в микросхемном исполнении, находят широкое применение в качестве формирователей импульсов определенной длительности, деления частоты повторения импульсов и др.

Мультивибраторы

Мультивибратором называется релаксационный автогенератор прямоугольных импульсов, представляющий собой двухкаскадный RC усилитель со 100% гальванической ПОС. Мультивибраторы могут выполняться как симметричные устройства.

Типовая схема симметричного мультивибратора приведена на рис.5.19. Параметры схемы подбираются так, что R _К1= R _К2 = R _К, R ₁= R ₂ = R, причем R >> R _К.

 

В реальном мультивибраторе не может быть абсолютной симметрии, поэтому в какой то момент времени обязательно один транзистор окажется открытым, а другой – закрытым. Это временно устойчивое состояние. За счет внутренних процессов, через некоторое время (без какого либо внешнего воздействия) произойдет переброс схемы в другое временно устойчивое состояние. Далее процесс периодически повторяется.

Пусть, в момент времени (t = 0) транзистор VТ 1открылся, а транзистор VТ 2закрылся. Для этого момента времени, как будет показано ниже, на конденсаторе С 2 будет напряжение Е _К с полярностью, как показано на рис.5.19 (конденсатор зарядился базовым током транзистора VТ 2 за предшествующее временно устойчивое состояние, в котором транзистор VТ 1 был закрыт), а конденсатор С 1 будет полностью разряжен, так как напряжение на коллекторе открытого транзистора стремиться к нулю.

В схеме в момент времени t > 0 начнется процесс заряда конденсатора С 1 базовым током открытого транзистора VТ 1и перезаряд конденсатора С 2 от источника - Е _К. Эти процессы будут проходить с разными скоростями, так как С 1 будет заряжаться через относительно малое сопротивление R _К2 и открытый транзистор VТ 1, а конденсатор С 2 будет перезаряжаться через большое сопротивление R ₂ и открытый транзистор VТ 1. Поскольку R >> R _К, то конденсатор С 1 быстро зарядится до напряжения источника, в то время как перезаряд конденсатора С 2 будет происходить медленно, при этом напряжение на С 2 будет приближаться к нулю.

Напряжение на С 2 является базовым напряжением транзистора VТ2, и пока оно остается положительным транзистор VТ2 будет закрыт.

В момент времени t = t₁ напряжение на С2 станет равным нулю, транзистор VТ 2 откроется и в схеме мультивибратора произойдет лавинообразный процесс, в результате которого транзистор VТ2 откроется, а транзистор VТ 1закроется. С этого момента начинается перезаряд конденсатора С 1 и заряд конденсатора С 2. Процессы повторятся аналогично первому интервалу времени, но цепи заряда и перезаряда конденсаторов будут замкнуты через открытый транзистор VТ2.

Далее процессы в мультивибраторе будут чередоваться, при этом с коллекторных цепей транзисторов могут быть отведены во внешние цепи незатухающие периодические импульсные сигналы.

Времена Т ₁и Т ₂, определяющие длительности импульсов и длительности пауз, определяются из соотношений ; .

Стабильность параметров мультивибратора такая же низкая, как и однови