Подключение памяти и внешних устройств к микропроцессору (микроконтроллеру). Распределение адресного пространства микроконтроллера.

 

При проектировании микропроцессорных устройств в первую очередь необходимо спланировать, сколько микросхем будет обмениваться информацией с процессором. Ввиду того, что шина данных в системе одна необходимо построить схему устройства таким образом, чтобы к шине данных в каждый момент времени подключался один источник информации и один приемник информации. Причем, как правило, один из них – это микропроцессор.

Для решения вышеописанной проблемы необходимо использовать аппаратные свойства процессора. Распределение адресного пространства (АП) микроконтроллера должно осуществляться по нижеприведенному алгоритму.

На первом этапе необходимо решить к какой области памяти будут подключаться микросхемы (если областей памяти несколько). Для каждой области памяти строиться отдельная схема дешифрации. Также необходимо выяснить в чем будет заключаться аппаратное различие при обращении процессора к различным областям памяти.

Схема дешифрации в качестве входных сигналов использует только адресные выходы процессора. Чем меньше адресов отводиться для микросхемы, тем сложнее получиться схема дешифрации. Самая простая схема дешифрации будет в том случае, если все адреса разделить на равные сплошные блоки. Для схемы дешифрации можно использовать в качестве входных любые адресные сигналы, но для простоты дальнейшего использования схемы лучше брать адресные сигналы подряд, начиная со старшего в порядке убывания.

К схемам дешифрации предъявляются те же требования, что и к дешифраторам. Выход схемы дешифрации подключается к входу CS микросхемы. Сигналы процессора, отвечающие за выбор направления обмена, подключаются к соответствующим входам микросхемы и, если необходимо, согласовываются с помощью инверторов по уровню.

Рассмотрим конкретные примеры схем подключения памяти и внешних устройств к микропроцессору (микроконтроллеру).

 

Пример 1.

Типовым элементом схем адресации является дешифратор, в котором используются как информационные, так и разрешающие входы. На рисунке 3.1 приведена схема адресации ПЗУ, составленного из трех субмодулей с организацией 4Кх8. Адреса занимают 12К в верхней части АП, т. е. зону от 0000Н до 2FFFH.

Сигнал разрешения работы дешифратора E=E₁E₂E₃. Двенадцать младших разрядов адреса выбирают ячейку в субмодуле. Старшие разряды адреса декодируются для формирования сигналов выбора микросхемы . Стробирующим сигналом определяется интервал выполнения операции чтения.

Одним из условий разрешения работы дешифратора является низкий уровень сигнала IO/М.

 

Рисунок 3.1 – Пример адресации модуля памяти

 

Пример 2.

Адресация модуля памяти, составленного из субмодулей с организацией 2Кх8 при размещении адресов в зоне адресного пространства, начинающейся с адреса 8000Н, может использовать дешифратор, включенный, как показано на рисунке 3.2. Если адрес находится в пределах 8000H...BFFFH, то работа дешифратора разрешена, т. к. этим пределам отвечают условия А₁₅ = 1 и А₁₄ = 0. Область адресного пространства, лежащая в указанных пределах, в зависимости от значений битов A₁₃-A₁₄ делится на части по 0800Н адресов в каждой (0800Н = 2К). Каждый из выходов дешифратора сигналом может выбирать ЗУ с числом хранимых слов 2К. Линии адреса А₁₀-А₀ адресуют ячейки на кристалле.

 

Рисунок 3.2 – Пример адресации модуля памяти

 

Пример 3.

С целью упрощения схем декодирования и при наличии "лишнего" адресного пространства можно применить неабсолютную адресацию, при которой каждому объекту адресации присваивается не один-единственный адрес, а группа адресов (некоторая зона адресного пространства).

Пусть, например, в адресном пространстве емкостью 64К требуется разместить всего два субмодуля памяти по 8К адресов в каждом. При абсолютной адресации (рисунок 3.3) на адресные входы самих интегральных схем памяти поступают 13 младших разрядов адреса для адресации 8К ячеек субмодуля. Оставшиеся разряды А_15—13 поступают на дешифратор, нулевой и единичный выходы которого разрешают работу субмодулей СМ1 и СМ2. Остальные выходы дешифратора могут быть использованы для подключения других объектов адресации в зоне АП, оставшейся свободной (48К).

 

Рисунок 3.3 – Примеры реализации абсолютной (а) и неабсолютной (б) адресации субмодулей памяти

 

При неабсолютной адресации линии адреса А_12-0 по-прежнему подаются на адресные входы интегральных схем, а для выбора одной из них используется линия А₁₅. Линии А₁₄ и А₁₃ не используются вообще, их состояния безразличны. Схема адресации (рисунок 3б) упрощается, вместо дешифратора "3 на 8" нужен только инвертор. Платой за это является занятие двумя субмодулями по 8К всего АП. Действительно, все адреса вида 0ХХdd...d принадлежат субмодулю СМ1, а это соответствует верхним 32К АП. Все адреса вида lXXdd...d принадлежат субмодулю СМ2 и занимают 32К в нижней части АП.

Неабсолютная адресация — достаточно гибкий подход к построению схем декодирования адреса. Для адресации объекта можно использовать более или менее широкую зону АП, выбирая при необходимости компромисс между крайними решениями, показанными на рисунке 3.3.

Так, в частности если для адресации субмодулей СМ1 и СМ2 использовать не 14 разрядов адресов, как в последнем примере, а 15 при назначении адресов 00Xdd...d для первого субмодуля и 01Xdd...d для второго, то первая четверть АП будет занята адресами СМ1, вторая — адресами СМ2, а третья и четвертая свободны. Иначе говоря, "расходование" областей АП окажется вдвое меньшим, чем для схемы (рисунок б), но, в то же время, в схеме декодирования адреса вместо инвертора потребуется дешифратор "2 на 4" В итоге получается вариант, промежуточный между схемами абсолютной адресации и неабсолютной с минимальным числом адресных разрядов.