Синтез і дослідження лічильників

 

Лічильник ‒ операційний елемент для зберігання слова інформації та виконання над ним мікрооперацій рахування, що полягають у зміні (збільшенні або зменшенні) вмісту лічильника на 1. У лічильнику також виконуються допоміжні мікрооперації: очищення; зберігання вмісту; видача слова тощо.

У комп`ютерах лічильники використовують для утворення послідов-ностей адрес команд, рахування кількостей циклів виконання операцій, ділення частоти імпульсів тощо.

Лічильники можна класифікувати на основі наступних ознак: спосіб кодування; модуль рахування; напрямок рахування; спосіб організації міжрозрядних зв'язків; спосіб організації рахування.

За способом кодування, розрізняють лічильники з позиційним і непозиційним кодуванням.

У лічильниках iз позиційним кодуванням, числовий вираз i -ого поточ-ного стану лiчильника визначається формулою , де n – кількість розрядів лічильника, A_k – вага k-го розряду, Y_k – логічне значення k-го розряду (0 або 1). Прикладом є лічильник, який рахує в двійковій cистемі числення.

У лічильниках iз непозиційним кодуванням: розряди не мають постійної ваги; числовий вираз стану лічильника приписується кожному набору розрядів. Даний тип лічильників на практиці застосовується рідко.

Модуль рахування М_ліч ‒ кiлькicть різних стійких станів, крiзь які лі-чильник проходить у процесі одного циклу рахування (відображає граничну кiлькiсть імпульсів, яка може бути порахована лічильником). Наприклад, якщо потрібен лічильник, який рахує від 000 до 111 у двійковій системі числення, то у нього має бути 8 різних вихідних станів (вiн буде лічильником по модулю 8).

За значенням модулю рахування, розрізняють: двійкові лічильники (М_ліч = 2^п); лічильники з довільним коефіцієнтом рахування, у яких модуль рахування не дорівнює цілому ступеню числа 2. Кодування лічильникiв iз довільним коефіцієнтом рахування також виконується двійковими кодами.

Наприклад: лічильники з М_ліч=4, М_ліч=16 i М_ліч=32 є двійковими лічильниками; лічильники з М_ліч =5, М_ліч=10 i М_ліч=12 є лічильниками з довільним коефіцієнтом рахування (двійково-кодованими лічильниками).

Лічильник з М_ліч = 10 називають декадним або десятковим лічильником.

За напрямком рахування, лічильники розділяють на підсумовувальні, віднімальні та реверсивні.

У підсумовувальному лічильнику, надходження одного імпульсу на вхід збільшує вміст лічильника на 1; у віднімальному лічильнику, надходження одного імпульсу на вхід зменшує вміст лічильника на 1; реверсивним нази-вають лічильник, в якому можлива реалізація обох указаних мікрооперацій.

За способом організації рахування, розрізняють асинхронні та синхронні лічильники.

В асинхронному лічильнику: лічильні імпульси надходять на вхід першого тригеру; кожний наступний тригер перемикається тільки після зміни стану попереднього тригеру. Через послідовне перемикання тригерів, час встано-влення такого лічильника є тривалим: , де t_с – тривалість синхро-імпульсу, n – число розрядів лічильника, t_р – час перемикання одного тригеру.

У синхронному лічильнику: лічильні імпульси надходять одночасно на входи всіх тригерів; перемикання тригерів відбувається синхронно з тактовим імпульсом.

Структури двійкових лічильників можна отримати наступними спо-собами: синтезувати формальними методами; евристичним шляхом (ви-значенням закономірностей змін двійкових чисел при послідовному рахуваннi).

Розглянемо зростаючу та спадаючу послідовності двійкових чотирироз-рядних чисел.

Iз таблиці прямого рахування (підсумовування) випливає, що, при переході молодшого розряду з одиниці в нуль, сусідній старший розряд змінює стан на протилежний. Отже, підсумовувальний лічильник можна побудувати з двотактних лічильних тригерів iз управлінням за рівнем: прямий вихід кожного тригеру з'єднують iз входом керування наступного тригеру (рисунок 1, а).

Якщо використовувати однотактні тригери з прямим динамічним управлінням, то слід інверсний вихід тригеру кожного молодшого розряду з'єднати з лічильним входом тригеру сусіднього старшого розряду (рис. 1, б).

При використанні однотактних тригерів з інверсним динамічним керуванням, прямий вихід кожного тригеру підключають до входу керування наступного тригеру (рисунок 1, в).

У цiлому, відповідні варіанти структур підсумовувальних послідовних лічильників на лічильних Т-тригерах подано на рисунку 1.

Оскільки в одержаних структурах лічильників кожен тригер перемика-ється вихідним сигналом попереднього тригеру, то такі лічильники називають послідовними. Вказані лiчильники відрізняються простотою схеми, але мають низьку швидкодію; максимальний час встановлення в них спостерігається при переходах, які супроводжуються перемиканням усіх розрядів (наприклад, від 1111 до 0000 у чотирирозрядному підсумовувальному лічильнику).

 

Рисунок 1 - Структури підсумовувальних лічильників

 

Варіанти структур вiднiмальних послідовних лічильників на лічильних Т-тригерах подано на рисунку 2.

 

	в)

 

Рисунок 2 - Структури віднімальних послідовних лічильників

 

На практиці часто потрібні лічильники, коефіцієнт перерахунку яких відрізняється від цілого ступеня двійки, тобто . Для одержання такого коефіцієнту перерахунку, часто використовують спосіб вилучення зайвих станів у двійковому лічильнику з модулем рахування n: М_ліч=2ⁿ

Розрядність n двійкового лічильника повинна бути вибрана такою, щоб виконувалася умова М_ліч > К _ліч > 2^n-1.

При заданому коефіцієнті перерахунку, кількість тригерів лічильника дорівнює , де позначає найменше ціле, що є більшим за вираз у дужках. Наприклад, для десяткового лічильника

Для виключення зайвих станів лічильника з довільним коефіцієнтом рахування, використовують: 1) примусове скидання лічильника в початковий стан; 2) керування інформаційними входами тригерів логічними схемами.

Застосування способу примусового скидання лічильника в початковий стан розглянемо на прикладі побудови асинхронного десяткового лічильника (рисунок 3). До схеми двійкового лічильника за модулем 16 було додатково введено логічну схему, що, з надходженням десятого імпульсу, встановлює всі тригери в нульовий стан. Двійковим числом, яке створюється в лічильнику з надходженням десятого імпульсу, є число 1010. При подачі логічної одиницi з виходів тригерів Q₁ i Q_з на входи логічного елементу І-НЕ, зазначений елемент скине всі тригери в стан 0. Таким чином, після надходження десятого імпульсу, лічильник починає знову рахувати з 0000 до 1001 (з 0 до 9).

 

 

Рисунок 3 - Схема асинхронного лічильника за модулем 10

 

Спосіб управлiння інформаційними входами тригерів для виключення зайвих станів лічильника зручний тим, що передбачає побудову формалізованим шляхом лічильника з будь-яким коефіцієнтом перерахунку.

Суть даного методу полягає в тому, що кожний тригер лічильника перемикається окремою логічною схемою, що аналізує в кожному такті стан виходів усіх тригерів та подає на інформаційний вхід тригеру сигнал.

Четвертий сигнал перемикає даний розрядний тригер у такий стан, який потрібний для відображення наступного числа.

Розглянемо, наприклад, пiдхiд до проектування синхронного десяткового лічильника на Д-тригерах за допомогою формального методу. Даний метод оснований на сумісному використанні таблиці переходів лічильника та таблиці переходів тригерів. Таблиця переходів десяткового лiчильника (таблиця 1) показує значення інформаційних входiв тригерiв, потрiбнi для забезпечення вказаних переходiв.

 

Таблиця 1 – Таблиця переходів десяткового лічильника

 

Десяткове число	Початковий стан	Наступний стан
Q3П	Q2П	Q1П	Q0П	Q3Н	Q2Н	Q1Н	Q0Н

 

Таблицю переходів D-тригеру представлено у таблицi 2.

 

Таблиця 2 – Таблиця переходів D-тригеру

 

Початковий стан	Наступний стан	Значення D-входу

 

Аналіз таблиці переходів D-тригеру показує, що сигнал на вході D_i буде відповідати значенню виходу тригеру Q_i в наступному такті: D₃ = Q_3П, D₂ = Q_2П, D₁ = Q_1П, Dо = Q_0П. Даний факт відображений у таблиці 3 переходів тригеру Тз під час підрахунку десяткових чисел.

Аналогічні таблиці можна скласти для інформаційних входів D₂, D₁, D₀ інших тригерів лічильника.

 

Таблиця 3 – Значення сигналів на вході D₃, що забезпечують потрібні переходи тригеру Т₃ під час десяткового рахування

 

Десяткове число	Стан	Значення D-входу
Q3П	Q3Н	D3

Представлений пiдхiд дає змогу розглядати таблицю 1 як таблицю істиності для логічних функцій D_з, D₂, D₁, D₀, якi управляють інформаційними входами відповідних тригерів: у лівій частині таблиці записано логічні змінні Q_3j, Q_2j, Q_1j, Q_0j, де j = 0...9 – номер рядка; до стовпцiв правої частини таблицi занесено значення логічних функцій, відповідні вказаним значенням змінних.

А саме, представлено наступнi логiчнi функцiї:

D₃j = f₃(Q_3j, Q_2j, Q_0j), D₂j = f₂(Q_3j, Q_2j, Q_0j),

D₁j = f₁(Q_3j, Q_2j, Q_0j), D₀j = f₀(Q_3j, Q_2j, Q_0j).

Для отримання мінімізованих виразів функцій Dj за таблицею 1, заповнимо для них карти Карно-Вейча (рисунок 4), де значення функцій у зайвих станах (10, 11, 12, 13, 14, 15) буде позначено знаком невизначеності Х:

 

Рисунок 4 - Діаграми Карно-Вейча для логічних функцій

 

3 отриманих діаграм випливає, що:

Знаючи функції управлiння інформаційними входами тригерів, можна побудувати схему десяткового синхронного лічильника на D-тригерах.

Випускаються готові інтегральні схеми лічильників iз різними модулями рахування, наприклад: К155ИЕ2 – чотирирозрядний десятковий асинхронний лічильник; К155ИЕ4 – чотирирозрядний лічильник-дільник на 2, 6 і 12; К155ИЕ9, К555ИЕ10 – чотирирозряднi десятковi синхроннi лічильники.