Построение кодопреобразователя и кодера ЦК

Структурная схема кодера циклического кода представлены на рис. 4.

На рис. 4: ИС – источник сообщения; буферный накопитель, необходимый для временной задержки последующих информационных блоков с целью формирования кодовой комбинации циклического кода для текущего информационного блока; ПН – промежуточный накопитель, необходимый для того, чтобы за k тактов были сформированы r=8 проверочных разрядов для поступившего в кодер текущего информационного блока в устройстве формирования остатка УФО; УУ– устройство управления; ЭК –электронный ключ, управляемый УУ; ЗГ– задающий генератор необходимый для создания тактовых импульсных последовательностей ТИ1 и ТИ2.

Цикл работы кодера для передачи n=38 единичных элементов составляет 32 тактов, которые определяют длину кодовой комбинации циклического кода, содержащей k=24 разрядов текущего информационного блока и r=14 проверочных разрядов. Тактовые сигналы формируются передающим распределителем, который на схеме не указан. Первый цикл работы кодера длится k тактов. За это время на выходе кодера в дискретный канал поступят k единичных элементов текущего информационного блока. Следует помнить, что на выходе кодера (или на входе дискретного канала) будет измененная скорость модуляции В ^’ = Вn /k, которую на приеме необходимо преобразовывать в номинальную скорость модуляции приемника В.

 

Рисунок 4 – Структурная схема кодера циклического кода

 

Одновременно информационные элементы поступают на устройство УФО (рис. 5) для деления на многочлен Р (х)= X ¹⁴+ x ⁷+ x ⁶+ x ³+1 с целью получения проверочных элементов.

Деление осуществляется много тактовым фильтром с числом ячеек, равным 8. Число сумматоров в устройстве равно числу ненулевых членов многочлена Р (х) минус 1.

Сумматоры устанавливаются перед ячейками, ответствующими ненулевым членам порождающего полинома Р (х). После k тактов в ячейках устройства деления окажется записанным остаток от деления.

 

 

 

Рис. 5 – Структурная схема устройства формирования остатка кодека циклического кода

 

При воздействии k + 1 тактового импульса происходит переключение во второе состояние. За оставшиеся r тактов элементы остатка от деления через ключ 2 поступают на выход кодера. Получаем сформированную кодовую комбинацию циклического кода, которая поступает в дискретный канал связи.

 

Построение декодера ЦК

Структурная схема декодера циклического кода представлены на рис. 6.

Рисунок 6 – Структурная схема декодера циклического кода

 

На рис. 6 показана структурная схема декодера циклического кода: ДЛЗ– дискретная линия задержки на n=38 ячеек; УФО – устройство формирования остатка; УОО – устройство обнаружения ошибок; ДСО –дешифратор синдрома ошибки; ПСМ – преобразователь скорости модуляции; ПС – получатель сообщения.

Функционирование схемы декодера сводится к следующему. Принятая кодовая комбинация поступает в дискретную линию задержки и одновременно в устройство формирования остатка (УФО), которое содержит r=14 ячеек и где за k тактов формируется синдром или вектор ошибки. Схема устройства получения остатка полностью аналогична схеме деления кодера, которая подробно рассматривалась выше. Если в результате деления получится нулевой остаток (синдром S (x) = 0), то последующие тактовые импульсы спишут информационные элементы на выход декодера через преобразователь скорости модуляции, который согласует номинальные скорости модуляции источника и получателя сообщений. При наличии ошибок в принятой комбинации синдром S (x) ≠ 0. Это означает, что после k -го такта хотя бы в одной ячейке устройства получения остатка будет записана «1».

Поскольку циклический код может использоваться в двух режимах, то это находит отображение на рисунке 5. В режиме обнаружения ошибки от УФО поступает в решающее устройство сигнал запрета – и принятый информационный блок в декодере уничтожается, что подразумевает наличие обратного канала для системы передачи данных (см. рис. 4). Данная процедура показана на рис. 5 пунктирной линией. Одновременно сигнал стирания используется как команда на блокировку приемника и переспрос по обратному дискретному каналу связи.

В режиме исправления ошибок в устройстве ДСО анализируется вектор ошибки. По определению, как правило однократной, ошибки выдается команда решающему устройству РУ, которое при прохождении информационного блока через сумматор по модулю 2 исправляет обнаруженную ошибку. Наличие ПСМ необходимо для согласования скоростей модуляции системы передачи данных и оконечного оборудования получателя сообщений ПС.