ЗЭ на полупроводниковых элементах

Абсолютное большинство ЗУ внутренней памяти современных ЭВМ (а в универсальных ЭВМ общего назначения – 100%) построено на полупроводниковых ЗЭ. По сравнению с другими типами ЗЭ, полупроводниковые ЗЭ имеют ряд существенных преимуществ. Основными преимуществами являются большее быстродействие, компактность, меньшая стоимость, совместимость по сигналам с логическими схемами, технологичность.

По типу ЗЭ различают биполярные ЗУ с ЗЭ, построенными на биполярных транзисторах (по ТТЛ - или ЭСЛ – схемам) и МОП-ЗУ с ЗЭ, построенными на МОП-структурах.

Оба типа ЗУ широко используются, но имеют свои преимущества и недостатки. Биполярные ЗУ более быстродействующие и хорошо стыкуются с ТТЛ и ЭСЛ логикой. Но в настоящее время они еще довольно дороги и используются, главным образом, в качестве быстродействующих памятей, таких как управляющая память, СОП, кэш. Кроме того, такие ЗУ потребляют много энергии и имеют невысокую плотность упаковки элементов в кристалле. Запоминание информации в биполярных ЗУ происходит в триггерных ячейках, построенных на многоэмиттерных транзисторах. Это статические ЗУ, поскольку при включенном питании информация хранится в них любое время без регенерации.

МОП-ЗУ бывают как статическими, так и динамическими. В первом случае они построены на ЗЭ в виде триггеров. Во втором случае хранение информации основано на заряде "запоминающих емкостей", в качестве которых используются емкости некоторых цепей схемы. Это либо паразитная емкость затвора МОП-транзистора, либо специально сформированная емкость сток МОП-транзистора – подложка. Поскольку указанные емкости имеют ток утечки, то информацию в таких ЗУ необходимо регенерировать примерно через каждые 2 мс (операция называется рефреш). МОП-ЗУ сравнительно дешевы, потребляют мало энергии, имеют очень высокую плотность элементов на кристалле и, следовательно, большие емкости ЗУ в одном корпусе микросхемы. В настоящее время МОП-ЗУ широко используются для построения основной (оперативной) памяти ЭВМ различных классов. МОП-ЗУ менее быстродействующие, чем биполярные ЗУ.

Рассмотрим более подробно структуру полупроводникового ЗЭ на биполярных транзисторах и ЗЭ на МОП-структурах, в котором информация сохраняется в паразитной емкости затвора.

 

Биполярный ЗЭ

Простейший вариант биполярного ЗЭ представляет собой триггер на двух многоэмиттерных транзисторах с непосредственными связями, структура которого приведена на рис. 3.10. Запоминающие устройства на ЗЭ такого типа строятся по схеме 3D.

Эмиттеры 11 и 21 являются парафазными информационными входами ЗЭ и служат для записи в триггер 1 или 0. Эти же эмиттеры используются как выходы при считывании информации. Адресные эмиттеры 12, 22, 13, 23 образуют два конъюнктивно связанных входа выборки.

В режиме хранения (ЗЭ не выбран) эмиттерный ток открытого транзистора за­мыкается на землю через адресные эмиттеры и адресные линии (по крайней мере, через одну из линий), находящиеся под потенциалом логического 0 (£ 0.4 В). На входы усилителей записи подается такой уровень сигнала, чтобы на выходах невозбужденных усилителей записи напряжение было порядка 1-1.5 В, т.е. больше максимального уровня логического нуля (0.4 В) и меньше минимального уровня логической единицы (2.4 В). Это напряжение (1-1.5 В) подается на информационные эмиттеры, и они заперты.

При выборке данного ЗЭ на его адресные эмиттеры с выходов адресных дешифраторов поступает потенциал логической 1 (≥ 2.4 В), превышающий потенциал информационных эмиттеров. Поэтому адресные эмиттеры оказываются запертыми, а коллекторный ток открытого транзистора течет через информационный эмиттер, чем обеспечивает возможность считывания и записи в него информации. Состояние ЗЭ распознается по наличию тока соответственно в разрядной линии 0 (открытый Т1) или в разрядной линии 1 (открытый T2). Считывание происходит без разрушения информации и может быть многократным.

Хранимая в ЗЭ информация доступна для считывания все время, пока ЗЭ находится в выбранном состоянии (на обеих адресных линиях выставлена логическая единица) и в него не проводится запись. Поскольку R_вых открытого усилителя записи очень мало и шунтирует вход усилителя считывания (в него ответвляется большая часть тока считывания), в режиме считывания выходные каскады усилителя записи переводят в Z-состояние. Его R_вых при этом резко повышается, причем , т.е. весь ток информационного эмиттера протекает через усилитель считывания. Таким образом, на выходах усилителей считывания появится соответствующий состоянию выбранного ЗЭ парафазный сигнал.

 

 

В режиме записи на входы усилителей записи синхронно с импульсами выборки подаются парафазные сигналы соответствующего символа (0 или 1). Так, для записи 1 в ЗЭ необходимо подать на вход левого усилителя записи (Зп0) 0, а на вход правого усилителя записи (Зп1) – 1. Для записи в ЗЭ нуля – все наоборот.

 

Пример 1.

В ЗЭ записан 0, т.е. T₂ заперт, T₁ открыт. Происходит запись в ЗЭ единицы. С учетом инверсии в усилителе записи на эмиттер 21 попадает низкий уровень, а на эмиттер 11 – высокий. В результате T₁ закрывается, T₂ – открывается и ЗЭ переходит в состояние 1.

 

Пример 2.

В ЗЭ записан 0, т.е. T₂ заперт, T₁ открыт. Происходит запись в ЗЭ ноля, т.е. на вход левого усилителя записи (Зп0) подается 1, а на вход правого (Зп1) – 0. В результате на эмиттер 21 попадает высокий уровень, а на эмиттер 11 – низкий. При этом состояния T₁ и T₂ не изменяются.

 

Интегральная микросхема биполярного ЗУ представляет собой кристалл кремния, в котором образован массив ЗЭ (триггеров) со всеми межсоединениями, а также адресные дешифраторы, усилители-формирователи записи и считывания и другие схемы управления адресной выборкой, записью и считыванием. Для повышения быстродействия ЗУ эти схемы могут быть выполнены на основе ЭСЛ-элементов, работающих в линейном режиме, в то время как построенные на основе ТТЛ-элементов триггеры ЗЭ работают с насыщением. В таком случае кристалл содержит схемы согласования уровней сигналов от схем ТТЛ к схемам ЭСЛ и обратно.

 

МОП-ЗЭ

Структура ЗЭ динамического МОП-ЗУ приведена на рис. 3.11. Запоминающее устройство такого типа строится по схеме 2D-M.

 

 

Как уже отмечалось, в ЗУ типа 2D-M адрес ячейки i делится на две части i¢ и i², которые соответственно поступают на БАВ и РАдрК. Запоминающей емкостью служит паразитная емкость С затвора транзистора Т₂. Линия разрядно-адресного коммутатора i² используется для ввода в ЗЭ бита информации при записи и съема его при считывании. Так как ЗЭ использует источник питания только при считывании, то им может служить паразитная емкость С_i² линии i².

Предварительно перед считыванием от РАдрК подается сигнал R, с помощью которого подготавливается считывание с мультиплексированием для ЗЭ, выбираемых линией i¢. Сигнал R открывает транзистор Т₄, и емкость С_i² подзаряжается от источника +E. Затем на линию i¢ подается от БАВ сигнал считывания – промежуточный уровень сигнала CWR (Control write/read), который открывает транзистор Т₃, но не может открыть Т₁. Пусть емкость С заряжена (т.е хранит 1) и транзистор T₂ открыт. В этом случае через открытые транзисторы Т₃ и Т₂ конденсатор С_i² разряжается и низкий уровень (уровень 0) сигнала D на линии i² указывает, что ЗЭ хранил инверсное значение, т.е. 1. Если ЗЭ хранит 0, то емкость С разрежена, Т₂ закрыт и сигнал CWR не может вызвать разряд емкости С_i². Высокий уровень сигнала D (уровень 1) указывает, что ЗЭ хранил 0. Далее сигнал D через разрядно-адресный коммутатор поступает на выход ЗУ.

При записи на линию i² поступает сигнал D, соответствующий записываемому двоичному символу. Затем на линию i¢ подается высокий уровень сигнала CWR, открывающий транзистор Т₁, который подключает к линии i² конденсатор С. В результате независимо от своего предыдущего состояния емкость оказывается заряженной, если записывается 1, и разряженной, если записывается 0.

Следует отметить, что ЗЭ динамических ЗУ имеют разную сложность и количество используемых транзисторов. В настоящее время наиболее часто используются ЗЭ, построенные на одном транзисторе.

Независимо от типа ЗЭ динамические ЗУ требуют периодической регенерации. Первоначально операциями регенерации памяти занимался процессор. Однако по мере развития элементной базы ЭВМ, функции регенерации памяти стали выполняться на более низком уровне. Для регенерации стали использовать один из каналов контроллера прямого доступа к памяти (см. п. 11), а затем только контроллер памяти. В настоящее время схемы регенерации во многих случаях располагаются непосредственно в самом кристалле памяти, и от разработчика не требуется специальных мер по организации этого процесса. Такие ЗУ часто называют квазистатическими. Между тем, процесс регенерации информации в отдельных БИС памяти все равно требует некоторой синхронизации. Эта задача в ЭВМ различной архитектуры решается по-разному, в частности, в IBM PC контроль над процессом регенерации памяти включен в функции чипсета (см. п. 10).

ПОСТОЯННЫЕ ЗУ (ПЗУ, ППЗУ)

Постоянные ЗУ в рабочем режиме ЭВМ допускают только считывание хранимой информации. В зависимости от типа ПЗУ занесение в него информации производится или в процессе изготовления, или в эксплуатационных условиях путем настройки, предваряющей использование ПЗУ в вычислительном процессе. В последнем случае ПЗУ называются постоянными запоминающими устройствами с изменяемым в процессе эксплуатации содержимым или программируемыми постоянными запоминающими устройствами (ППЗУ).

Постоянные ЗУ обычно строятся как адресные ЗУ. Функционирование ПЗУ можно рассматривать как выполнение однозначного преобразования k-разрядного кода адреса ячейки запоминающего массива ЗМ в n-разрядный код хранящегося в ней слова.

По сравнению с ЗУ с произвольным обращением, допускающим как считывание, так и запись информации, конструкции ПЗУ значительно проще, их быстродействие и надежность выше, а стоимость ниже. Это объясняется большей простотой ЗЭ, отсутствием цепей для записи вообще или по крайней мере для оперативной записи, реализацией неразрушающего считывания, исключающего процедуру регенерации информации.

Одним из важнейших применений ПЗУ является хранение микропрограмм в микропрограммных управляющих устройствах ЭВМ. Для этой цели необходимы ПЗУ значительно большего, чем в ОП, быстродействия и умеренной емкости (10 000 - 100 000 бит).

Постоянные ЗУ широко используются для хранения программ в специализированных ЭВМ, в том числе в микро-ЭВМ, предназначенных для решения определенного набора задач, для которых имеются отработанные алгоритмы и программы, например, в бортовых ЭВМ самолетов, ракет, космических кораблей, в управляющих вычислительных комплексах, работающих в АСУ технологических процессов. Такое применение ПЗУ позволяет существенно снизить требования к емкости ОП, повысить надежность и уменьшить стоимость вычислительной установки.

Очень широко ПЗУ используются в универсальных ЭВМ всех классов для хранения стандартных процедур начальной инициализации вычислительной системы и внешних устройств, например, BIOS в PC фирмы IBM. Программное обеспечение контроллеров интеллектуальных внешних устройств ЭВМ обычно также хранится во встроенных ПЗУ.

На рис. 3.12 приведена схема простейшего ПЗУ со структурой типа 2D. Запоминающий массив образуется системой взаимно перпендикулярных линий, в пересечениях которых устанавливаются ЗЭ, которые либо связывают (состояние 1), либо не связывают (состояние 0) между собой соответствующие горизонтальную и вертикальную линии. Поэтому часто ЗЭ в ПЗУ называют связывающими элементами. Для некоторых типов ЗЭ состояние 0 означает просто отсутствие запоминающего (связывающего) элемента в данной позиции ЗМ.

 

 

Дешифратор ДШ по коду адреса в РгА выбирает одну из горизонтальных линий (одну из ячеек ЗМ), в которую подается сигнал выборки. Выходной сигнал (сигнал 1) появляется на тех вертикальных разрядных линиях, которые имеют связь с возбужденной адресной линией. В зависимости от типа запоминающих (связывающих) элементов различают резисторные, емкостные, индуктивные (трансформаторные), полупроводниковые (интегральные) и другие ПЗУ.

В настоящее время наиболее распространенным типом являются полупроводниковые интегральные ПЗУ.

Полупроводниковые интегральные ПЗУ имеют все те же достоинства, что и полупроводниковые ЗУ с произвольным обращением. Более того, в отличие от последних они являются энергонезависимыми. Постоянные ЗУ имеют большую емкость на одном кристалле (в одном корпусе интегральной микросхемы).

Положительным свойством интегральных ПЗУ является то, что некоторые типы этих устройств позволяют самому потребителю производить их программирование (занесение информации) в условиях эксплуатации и даже многократное перепрограммирование.

По типу ЗЭ, устанавливающих или разрывающих связь (контакт) между горизонтальными и вертикальными линиями, различают биполярные и МОП-схемы ПЗУ. Биполярные ПЗУ имеют время выборки 3-5 нс. Постоянные ЗУ на МОП-схемах имеют большую емкость в одном кристалле (корпусе), но и меньшее быстродействие: время выборки 10-15 нс.

 

По важнейшему признаку – способу занесения информации (программированию) различают три типа интегральных полупроводниковых ПЗУ:

· Программирование в процессе изготовления путем нанесения при помощи фотошаблонов в нужных потребителю точках контактных перемычек.

· Программирование путем выжигания перемычек или пробоя p-n-переходов для уничтожения или образования связей между горизонтальными и вертикальными линиями (одноразовое программирование), которое может осуществить сам пользователь с помощью специального программатора.

· Электрическое перепрограммирование, при котором информация заносится в ЗМ электрическим путем, а стирание информации, необходимое для изменения содержимого ПЗУ, выполняется воздействием на ЗМ ультрафиолетовым излучением или электрическим путем (многократное программирование). Время программирования для обоих типов ППЗУ примерно одинаково и составляет около 30-100 с на 1 мегабит памяти.

Программируемые фотошаблонами и выжиганием ПЗУ могут строиться на основе как биполярных, так и МОП-схем. Перепрограммируемые ПЗУ используют только МОП-схемы, способные хранить заряды.

Различные типы ЗЭ интегральных ПЗУ представлены на рис. 3.13. На рис. 3.13, а показан биполярный транзисторный ЗЭ с выжигаемой перемычкой, соединяющей горизонтальную и вертикальную линии. При программировании ПЗУ перемычки выжигаются в нужных местах импульсами тока с амплитудой 20-30 мA. При выборе адресным дешифратором горизонтальной линии X на базу транзистора ЗЭ поступает открывающий его сигнал, и при наличии перемычки (состояние 1) на вертикальной линии Y появится потенциал коллектора транзистора +5 B.

На рис. 3.13, б изображен ЗЭ, программируемый пробиванием p-n-перехода. В исходном состоянии включенные встречно диоды изолируют линии X и Y (состояние 0). При подаче повышенного напряжения диод Д2 пробивается и закорачивается (состояние 1).

Более просто устроены ПЗУ с транзисторными и диодными запоминающими (связывающими) элементами, программируемые при изготовлении ПЗУ. В этом случае с помощью фотошаблонов в нужных позициях ЗМ наносятся или не наносятся контактные перемычки (вместо плавкой перемычки или вместо диода Д1 на рис. 3.13, а и б соответственно).

 

На рис. 3.13, в представлен ЗЭ в виде лавинно-инжекционного МОП-транзис­тора с плавающим и селектирующим затворами. Интегральные ПЗУ на таких элементах допускают многократную замену хранимой информации.

Плавающий (изолированный) затвор не имеет электрического подвода, он предназначен для хранения заряда. Селектирующий затвор подсоединен к одному из выходов дешифратора строк – к горизонтальной линии, а сток – к вертикальной линии. В исходном состоянии отсутствует заряд на плавающем затворе (состояние 1), транзистор имеет очень небольшое пороговое напряжение. Выбор элемента осуществляется путем подачи на селектирующий затвор выходного напряжения адресного дешифратора, при этом включается транзистор и через цепь сток-исток протекает значительный ток. Программирование (занесение 0 в элементы) производится подачей на сток импульса напряжения 25-30B. При этом происходит инжекция электронов, имеющих высокую энергию, через оксид на изолированный затвор, получающий отрицательный заряд (состояние 0). В результате увеличивается пороговое напряжение, и подача на селектирующий затвор выходного напряжения дешифратора не включает этот транзистор. Сообщенное элементу состояние сохраняется сколь угодно долго.

ФЛЭШ-ПАМЯТЬ

Флэш-память (flash-memory) по типу запоминающих элементов и основным принципам работы подобна памяти типа EEPROM (ППЗУ) с электрическим перепрограммированием. Однако ряд архитектурных и структурных особенностей позволяют выделить ее в отдельный класс. Разработка флэш-памяти считается кульминацией развития схемотехники памяти с электрическим стиранием информации, и стала возможной только после создания технологий сверхтонких пленок. В отличие от существующих ППЗУ время электрического перепрограммирования флэш-памяти очень мало и составляет сотни наносекунд. Это позволяет использовать их в качестве оперативных внешних запоминающих устройств типа жесткого диска. Однако число циклов перезаписи флэш-памяти ограничено.

В схемах флэш-памяти не предусмотрено стирание отдельных слов, стирание информации осуществляется либо для всей памяти одновременно, либо для достаточно больших блоков. Это позволяет упростить схемы ЗУ, т. е. способствует достижению высокого уровня интеграции и быстродействия при снижении стоимости. Технологически схемы флэш-памяти выполняются с высоким качеством и обладают очень хорошими параметрами.

Термин flash по одной из версий связан с характерной особенностью этого вида памяти – возможностью одновременного стирания всего ее объема. Согласно этой версии еще до появления флэш-памяти при хранении секретных данных использовались устройства, которые при попытках несанкционированного доступа к ним автоматически стирали хранимую информацию и назывались устройствами типа flash (вспышка, мгновение). Это название перешло и к памяти, обладавшей свойством быстрого стирания всего массива данных одним сигналом.

Одновременное стирание всей информации ЗУ реализуется наиболее просто, но имеет тот недостаток, что даже замена одного слова в ЗУ требует стирания и новой записи для всего ЗУ в целом. Для многих применений это неудобно. Поэтому наряду со схемами с одновременным стиранием всего содержимого имеются схемы с блочной структурой, в которых весь массив памяти делится на блоки, стираемые независимо друг от друга. Объем таких блоков сильно разнится: от 256 байт до 128 Кбайт.

Число циклов перепрограммирования для флэш-памяти хотя и велико, но ограничено, т.е. ячейки при перезаписи "изнашиваются". Чтобы увеличить долговечность памяти, в ее работе используются специальные алгоритмы, способствующие "разравниванию" числа перезаписей по всем блокам микросхемы.

Соответственно областям применения флэш-память имеет архитектурные и схемотехнические разновидности. Двумя основными направлениями эффективного использования флэш-памяти являются хранение не очень часто изменяемых данных (обновляемых программ, в частности) и замена памяти на магнитных дисках.

Для первого направления, в связи с редким обновлением содержимого, параметры циклов стирания и записи не столь существенны как информационная емкость и скорость считывания информации. Стирание в этих схемах может быть как одновременным для всей памяти, так и блочным. Среди устройств с блочным стиранием выделяют схемы со специализированными блоками – несимметричные блочные структуры – по имени так называемых boot-блоков, в которых информация надежно защищена аппаратными средствами от случайного стирания. Эти ЗУ называют boot block flash memory. Boot-блоки хранят программы инициализации системы, позволяющие ввести ее в рабочее состояние после включения питания.

Микросхемы для замены жестких магнитных дисков (flash-file memory) содержат более развитые средства перезаписи информации и имеют идентичные блоки (симметричные блочные структуры). Накопители подобного типа широко используются фирмой Intel. Имеются мнения о конкурентоспособности этих накопителей в применениях, связанных с заменой жестких магнитных дисков для ЭВМ различных типов.

В заключение следует отметить, что в настоящем разделе рассмотрены только основные типы ЗУ и ЗЭ, которые далеко не исчерпывают все разнообразие современной элементной базы устройств памяти ЭВМ.

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ

22. Перечислите характеристики ЗУ.

23. Назовите основные критерии, по которым можно классифицировать устройства памяти.

24. Почему в современных ЭВМ память имеет иерархическую структуру?

25. Перечислите общие принципы построения иерархической памяти.

26. Изобразите и опишите иерархическую структуру памяти.

27. Что представляет собой ОП?

28. Для чего нужна внешняя память?

29. Опишите назначение кэш-памяти.

30. Что такое СОП?

31. Кратко охарактеризуйте каждый способ организации памяти.

32. Опишите структуру адресной памяти.

33. Каков принцип построения ассоциативной памяти?

34. Изобразите структурную схему ассоциативной памяти, объясните назначение каждого блока в этой схеме.

35. Опишите принципы построения стековой памяти.

36. Какова структура ЗМ?

37. Приведите структуру ЗУ типа 2D.

38. Опишите ЗУ типа 3D.

39. Изобразите структуру ЗУ типа 2D-M и опишите принцип его работы.

40. По какому принципу построены ЗЭ на ферритовых кольцах?

41. Опишите ЗУ с ЗЭ, построенными на биполярных транзисторах.

42. Приведите структуру ЗЭ динамического МОП-ЗУ.

43. В чем различие между ПЗУ и ППЗУ?

44. Опишите различные типы ЗЭ интегральных ПЗУ.

45. Приведите схему ПЗУ типа 2D. Опишите принцип его действия.

 

 

КОНТРОЛЬНЫЕ ЗАДАНИЯ

1. На листах ответа должны быть указаны номер группы, фамилия студента и номер его варианта.

2. Номера вопросов выбираются студентом в соответствии с его двумя последними цифрами в зачетной книжке. В табл.3.1 а_n-1 – это предпоследняя цифра номера, а_n – последняя цифра. В клетках таблицы стоят номера вопросов, на которые необходимо дать письменный ответ.

 

Номера вопросов Таблица 3.1

an an-1
	1,6,10,15,19	2,7,11,18,22	3,8,12,16,21	4,9,13,17,23	5,8,14,18,19	1,7,11,16,20	2,6,10,16,24	3,8,12,15,19	4,9,12,15,23	5,7,11,15,22
	3,6,14,16,22	4,9,13,16,19	1,6,10,18,21	2,7,11,15,23	3,6,13,15,21	5,8,14,17,24	4,9,13,15,20	1,7,13,18,22	5,9,13,17,24	2,8,11,17,19
	4,7,13,16,24	1,6,10,17,20	3,8,12,18,23	5,6,14,18,20	4,9,13,18,24	2,8,14,15,23	1,6,10,16,22	2,7,11,17,21	3,8,12,17,22	4,9,10,18,21
	5,8,14,16,20	2,7,11,16,24	3,6,10,17,23	1,7,10,15,19	5,8,12,16,23	4,9,14,17,20	2,8,12,18,20	1,7,12,17,21	3,6,11,18,24	5,8,14,15,21
	1,6,10,15,19	2,7,11,18,22	3,8,12,16,21	4,9,13,17,23	5,8,14,18,19	1,7,11,16,20	2,6,10,16,24	3,8,12,15,19	4,9,12,15,23	5,7,11,15,22
	3,6,14,16,22	4,9,13,16,19	1,6,10,18,21	2,7,11,15,23	3,6,13,15,21	5,8,14,17,24	4,9,13,15,20	1,7,13,18,22	5,9,13,17,24	2,8,11,17,19
	4,7,13,16,24	1,6,10,17,20	3,8,12,18,23	5,6,14,18,20	4,9,13,18,24	2,8,14,15,23	1,6,10,16,22	2,7,11,17,21	3,8,12,17,22	4,9,10,18,21
	5,8,14,16,20	2,7,11,16,24	3,6,10,17,23	1,7,10,15,19	5,8,12,16,23	4,9,14,17,20	2,8,12,18,20	1,7,12,17,21	3,6,11,18,24	5,8,14,15,21
	1,6,10,15,19	2,7,11,18,22	3,8,12,16,21	4,9,13,17,23	5,8,14,18,19	1,7,11,16,20	2,6,10,16,24	3,8,12,15,19	4,9,12,15,23	5,7,11,15,22
	3,6,14,16,22	4,9,13,16,19	1,6,10,18,21	2,7,11,15,23	3,6,13,15,21	5,8,14,17,24	4,9,13,15,20	1,7,13,18,22	5,9,13,17,24	2,8,11,17,19

 

 

4. СТРУКТУРА И ФОРМАТЫ МАШИННЫХ КОМАНД,
СПОСОБЫ АДРЕСАЦИИ

ОБЩИЕ ЗАМЕЧАНИЯ

При рассмотрении работы процессора подчеркивалось, что информация о том, какую машинную операцию надо выполнить в данный момент, над какими операндами и куда поместить результат, задается машинной командой. При этом любая программа неймановской машины представляет собой последовательность команд, отображающих все действия, необходимые для решения задачи по некоторому алгоритму.

Машинная команда представляет собой код, определяющий операцию вычислительной машины и данные, участвующие в операции. В общем случае команда должна содержать также в явной или неявной форме информацию об адресе, по которому помещается результат операции, и об адресе следующей команды.

 

Машинная операция – это действия машины по преобразованию информации, выполняемые под воздействием одной команды.

По характеру выполняемых операций различают следующие основные группы команд:

· Арифметические операции над ЧФЗ и ЧПЗ.

· Команды десятичной арифметики.

· Логические (поразрядные) операции.

· Передача кодов (пересылка операндов).

· Операции ввода-вывода.

· Управление порядком выполнения команд (передача управления).

· Задание режима работы машины и различные дополнительные действия.

В общем виде машинная команда имеет структуру, изображенную на рис. 4.1.

 

 

Таким образом, команда состоит из операционной и адресной частей. Эти части, в свою очередь, могут состоять из нескольких полей (особенно адресная).

Операционная часть – содержит код, который задает вид операции (сложение, умножение, передача и т.д.).

Адресная часть – содержит информацию об адресах операндов и результата операции, а в некоторых случаях и следующей команды.

Структура команды – определяется составом, назначением и расположением полей в команде.

Формат команды – это ее структура с разметкой номеров разрядов, определяющих границы отдельных полей команды.

Задача выбора оптимальных структур и форматов команд при проектировании новых ЭВМ является одной из важнейших, поскольку от правильности ее решения зависит быстродействие и производительность ЭВМ.

Проблема состоит в том, что, с одной стороны, в команде желательно разместить максимум информации о выполняемой операции. С другой стороны, для упрощения аппаратуры и повышения быстродействия ЭВМ длина формата команды должна быть согласована с длиной обрабатываемых машинных слов, составляющей обычно 16-32 бита (для того, чтобы можно было использовать для хранения и обработки операндов и команд одни и те же аппаратные средства). Формат команды должен быть, по возможности, короче, укладываться в машинное слово или полуслово, а для ЭВМ с коротким словом (8-16 бит) быть малократным машинному слову. Решение проблемы выбора оптимального формата команды значительно усложняется в микро-ЭВМ, работающих с коротким словом.

В абсолютном большинстве случаев ОП универсальных ЭВМ является адресной. Это значит, что каждой хранимой в ОП единице информации (байту, слову, двойному слову) ставится в соответствие специальное число – адрес, определяющий место ее хранения в памяти. В современных ЭВМ различных типов минимальной адресуемой в памяти единицей информации, в большинстве случаев, является один байт, т.е. 8 бит с 9-м контрольным разрядом. Иногда бывает и полубайт, т.е. 4 разряда и даже один бит. Более крупные единицы информации – слово, двойное слово и т.д. образуются из целого числа байт. В зависимости от способа хранения информации в ОП их адресом считается адрес старшего или младшего байта.

 

В общем случае разрядность машинного слова может определяться разрядностью АЛУ процессора, разрядностью шины данных, шириной выборки ОП и другими факторами. Наиболее часто разрядность машинного слова соответствует разрядности операндов, которые наиболее эффективно обрабатываются процессором. Например, процессор I80386 имеет 32- разрядные АЛУ и 32- разрядную шину данных. Однако разработчики устройств на базе этого процессора за машинное слово выбрали 16- разрядный двоичный код при ширине выборки ОП 1 байт. Следует иметь в виду, что ширина выборки ОП – это техническая характеристика БИС-ов памяти, а байт, слово, двойное слово и т.д. – логические единицы информации, которые формируются контроллером памяти и операционной системой и, обычно, кратны ширине выборки. При рассмотрении процессов передачи и обработки информации внутри ЭВМ в большинстве случаев оперируют именно этими логическими единицами.