Жесткий диск SATA-3 3Tb Seagate 7200 Barracuda

 

Рисунок 24 – Жесткий диск SATA-3 3Tb Seagate 7200 Barracuda [ST3000DM001]

Таблица 7 – Технические характеристики

Тип	HDD
Назначение	для настольного компьютера
Форм-фактор	3.5"
Поддержка секторов размером 4 Кб	да
Объем	3000 Гб
Объем буфера	64 Мб
Скорость вращения	7200 rpm
Количество головок
Количество пластин
Интерфейс	SATA 6Gb/s
Внешняя скорость передачи данных	600 Мб/с
Поддержка NCQ	да
Среднее время доступа, чтение	8.5 мс
Среднее время доступа, запись	9.5 мс
Среднее время задержки (Latency)	4.16 мс

 

Описание и схема работы

Накопитель на жёстких магнитных дисках или НЖМД (англ. hard (magnetic) disk drive, HDD, HMDD), жёсткий диск, в компьютерном сленге «винчестер» — запоминающее устройство (устройство хранения информации) произвольного доступа, основанное на принципе магнитной записи. Является основным накопителем данных в большинстве компьютеров.

В отличие от «гибкого» диска (дискеты), информация в НЖМД записывается на жёсткие (алюминиевые или стеклянные) пластины, покрытые слоем ферромагнитного материала, чаще всего двуокиси хрома — магнитные диски. В НЖМД используется одна или несколько пластин на одной оси. Считывающие головки в рабочем режиме не касаются поверхности пластин благодаря прослойке набегающего потока воздуха, образующейся у поверхности при быстром вращении. Расстояние между головкой и диском составляет несколько нанометров (в современных дисках около 10 нм), а отсутствие механического контакта обеспечивает долгий срок службы устройства. При отсутствии вращения дисков головки находятся у шпинделя или за пределами диска в безопасной зоне, где исключён их нештатный контакт с поверхностью дисков.

Также, в отличие от гибкого диска, носитель информации совмещён с накопителем, приводом и блоком электроники и (в персональных компьютерах в большинстве случаев) обычно установлен внутри системного блока компьютера.

Рисунок 25 – Устройство HDD

SATA (англ. Serial ATA) — последовательный интерфейс обмена данными с накопителями информации. SATA является развитием параллельного интерфейса ATA (IDE), который после появления SATA был переименован в PATA (Parallel ATA).SATA (англ. Serial ATA) — последовательный интерфейс обмена данными с накопителями информации. SATA является развитием параллельного интерфейса ATA (IDE), который после появления SATA был переименован в PATA (Parallel ATA).

Рисунок 26 – Разъёмы SATA на материнской плате

Спецификация SATA Revision 3.0 представлена в июле 2008 и предусматривает возможность передачи данных на скорости до 6(4.8) Гбит/с (600 Мбайт/с для данных с учетом 10b/8b кодирования). В числе улучшений SATA Revision 3.0 по сравнению с предыдущей версией спецификации, помимо более высокой скорости, можно отметить улучшенное управление питанием. Также сохранена совместимость, как на уровне разъёмов и кабелей SATA, так и на уровне протоколов обмена.

SATA использует 7-контактный разъём вместо 40-контактного разъёма у PATA. SATA-кабель имеет меньшую площадь, за счёт чего уменьшается сопротивление воздуху, обдувающему комплектующие компьютера, упрощается разводка проводов внутри системного блока.

SATA-кабель за счёт своей формы более устойчив к многократному подключению. Питающий шнур SATA также разработан с учётом многократных подключений. Разъём питания SATA подаёт 3 напряжения питания: +12 В, +5 В и +3,3 В; однако современные устройства могут работать без напряжения +3,3 В, что даёт возможность использовать пассивный переходник со стандартного разъёма питания IDE на SATA. Ряд SATA-устройств поставляется с двумя разъёмами питания: SATA и Molex.

Стандарт SATA отказался от традиционного для PATA подключения по два устройства на шлейф; каждому устройству полагается отдельный кабель, что снимает проблему невозможности одновременной работы устройств, находящихся на одном кабеле (и возникавших отсюда задержек), уменьшает возможные проблемы при сборке (проблема конфликта Slave/Master устройств для SATA отсутствует), устраняет возможность ошибок при использовании нетерминированных PATA-шлейфов. Стандарт SATA поддерживает функцию очереди команд (NCQ, начиная с SATA Revision 1.0a. Стандарт SATA не предусматривает горячую замену активного устройства (используемого операционной системой) (вплоть до SATA Revision 3.x), дополнительно подключенные диски отключать нужно постепенно — питание, шлейф, а подключать в обратном порядке — шлейф, питание.

Внешние интерфейсы

Интерфейс Centronics

Параллельные интерфейсы характеризуются тем, что в них для передачи бит в слове используются отдельные сигнальные линии, и биты передаются одновременно. Параллельные интерфейсы используют логические уровни ТТЛ (транзисторно-транзисторной логики), что ограничивает длину кабеля из-за невысокой помехозащищенности ТТЛ-интерфейса. Гальваническая развязка отсутствует. Параллельные интерфейсы используют для подключения принтеров. Передача данных может быть как однонаправленной (Centronics), так и двунаправленной (Bitronics). Иногда параллельный интерфейс используют для связи между двумя компьютерами - получается сеть, "сделанная на коленке" (LapLink).

Для подключения принтера по интерфейсу Centronics в PC был введен порт параллельного интерфейса - так возникло название LPT-порт (Line PrinTer - построчный принтер). Хотя сейчас через этот порт подключаются не только построчные принтеры, название "LPT" осталось. Понятие Centronics относится как к набору сигналов и протоколу взаимодействия, так и к 36-контактному разъему на принтерах. Назначение сигналов приведено в табл. 8.

Рисунок 27 – Передача данных по протоколу Centronics

 

Интерфейс Centronics поддерживается принтерами с параллельным интерфейсом. Его отечественным аналогом является интерфейс ИРПР-М. Традиционный порт SPP (Standard Parallel Port) является однонаправленным портом, через который программно реа- лизуется протокол обмена Centronics. Порт вырабатывает аппаратное прерывание по импульсу на входе Ack#. Сигналы порта выводятся на разъем DB-25S (розетка), установленный непосредственно на плате адаптера (или системной плате) или соединяемый с ней плоским шлейфом. Название и назначение сигналов разъема порта (табл. 9) соответствуют интерфейсу Centronics.

Таблица 8 – Назначение сигналов Centronics.

Сигнал	I/O*	Контакт	Назначение
Strobe	I		Строб данных. Данные фиксируются по низкому уровню сигнала
Data [0:7]	I	2-9	Линии данных. Data 0 (контакт 2) - младший бит
Ack#			Acknowledge - импульс подтверждения приема байта (запрос на прием следующего). Может использоваться для формирования запроса прерывания
Busy			Занято. Прием данных возможен только при низком уровне сигнала
PaperEnd			Высокий уровень сигнализирует о конце бумаги
Select			Сигнализирует о включении принтера (обычноно в принтере соединяется резистором с цепью +5 В)
AutoLF#	I		Автоматический перевод строки. При низком уровне принтер, получив символ CR (Carriage Re turn - возврат каретки), автоматически выполняет и функцию LF (Line Feed - перевод строки)
Error			Ошибка: конец бумаги, состояние OFF-Line или внутренняя ошибка принтера
lnit#	I		Инициализация (сброс в режим параметров умолчания, возврат к началу строки)
Select ln#			Выбор принтера (низким уровнем). При высоком уровне принтер не воспринимает остальные сигналы интерфейса
GND	-	19-30, 33	Общий провод интерфейса

Таблица 9 – Название и назначение сигналов разъема порта

Контакт DB-25S	Номер провода в кабеле	Назначение
I/O*	Reg. Bit**	Сигнал
		0/1	CR.O	Strobe
		0(1)	DR.0	Data 0
		0(1)	DR.1	Data 1
		0(1)	DR.2	Data 2
		0(1)	DR.3	Data3
		0(1)	DR.4	Data 4
		0(1)	DR.5	Data 5
		0(1)	DR.6	Data 6
		0(1)	DR.7	Data 7
		1***	SR.6	Ack#
			SR.A	Busy
			SR.5	PaperEnd
			SR.4	Select
		0/1	CR.1	Auto LF#
			SR.3	Error*
		0/1	CR.2	lnit#
		0/1	CR.3	Select ln#
18-25	10, 12,14, 16, 18.20, 22, 24, 26	-

* I/O задает направление передачи (вход/выход) сигнала порта. 0/1 обозначает выходные линии, состояние которых считывается при чтении из портов вывода; (I) - выходные линии, состояние которых может быть считано только при особых условиях (см. ниже).

** Символом "\" отмечены инвертированные сигналы (1 в регистре соответствует низкому уровню линии).

*** Вход Ack# соединен резистором (10 кОм) с питанием +5 В.

Адаптер параллельного интерфейса представляет собой набор регистров, расположенных в пространстве ввода/вывода. Регистры порта адресуются относительно базового адреса порта, стандартными значениями которого являются 3BCh, 378h и 278h. Порт может использовать линию запроса аппаратного прерывания, обычно IRQ7 или IRQ5. Порт имеет внешнюю 8-битную шину данных, 5-битную шину сигналов состояния и 4-битную шину управляющих сигналов, BIOS поддерживает до четырех (иногда до трех) LPT-портов (LPT1-LPT4) своим сервисом - прерыванием INT 17h, обеспечивающим через них связь с принтером по интерфейсу Centronics. Этим сервисом BIOS осуществляет вывод символа (по опросу готовности, не используя аппаратных прерываний), инициализацию интерфейса и принтера, а также опрос состояния принтера.

Стандартный порт имеет три 8-битных регистра, расположенных по соседним адресам в пространстве ввода/вывода, начиная с базового адреса порта (BASE). Data Register (DR) - регистр данных, адрес=ВЛ5Е. Данные, записанные в этот порт, выводятся на выходные линии интерфейса. Данные, считанные из этого регистра, в зависимости от схемотехники адаптера соответствуют либо ранее записанным данным, либо сигналам на тех же линиях, что не всегда одно и то же.

Если в порт записать байт с единицами во всех разрядах, а на выходные линии интерфейса через микросхемы с выходом типа "открытый коллектор" подать какой-либо код (или соединить ключами какие-то линии со схемной землей), то этот код может быть считан из того же регистра данных. Таким образом на многих старых моделях адаптеров можно реализовать порт ввода дискретных сигналов, однако выходным цепям передатчика информации придется "бороться" с выходным током логической единицы выходных буферов адаптера. Схемотехника ТТЛ такие решения не запрещает, но если внешнее устройство выполнено на микросхемах КМОП, их мощности может не хватить для "победы" в этом шинном конфликте. Однако современные адаптеры часто имеют в выходной цепи согласующий резистор с сопротивлением до 50 Ом. Выходной ток короткого замыкания выхода на землю обычно не превышает 30 мА. Простой расчет показывает, что в случае короткого замыкания контакта разъема на землю при выводе "единицы" на этом резисторе падает напряжение 1,5 В, что входной схемой приемника будет воспринято как "единица". Так что такой способ ввода не будет работать на всех компьютерах. На некоторых адаптерах портов выходной буфер отключается перемычкой на плате. Тогда порт превращается в обыкновенный порт ввода.

Status Register (SR) - регистр состояния; представляет собой 5-битный порт ввода сигналов состояния принтера (биты SR.4-SR.7), адрес==8ЛЗЕ+7. Бит SR. 7 инвертируется - низкому уровню сигнала соответствует единичное значение бита в регистре, и наоборот.

Назначение бит регистра состояния (в скобках даны номера контактов разъема):

· SR. 7 - Busy - инверсные отображения состояния линии Busy (11): при низком уровне на линии устанавливается единичное значения бита - разрешение на вывод очередного байта.

· SR.6 - Ack (Acknowledge) - отображения состояния линии Ack# (10).

· SR.5 - РЕ (Paper End) - отображения состояния линии Paper End (12). Единичное значение соответствует высокому уровню линии - сигналу о конце бумаги в принтере.

· SR.4 - Select - отображения состояния линии Select (13). Единичное значение соответствует высокому уровню линии - сигналу о включении принтера.

· SR.3 - Error - отображения состояния линии Error (15). Нулевое значение соответствует низкому уровню линии - сигналу о любой ошибке принтера.

· SR.2 - PIRQ - флаг прерывания по сигналу Ackft (только для порта PS/2). Бит обнуляется, если сигнал Ack# вызвал аппаратное прерывание. Единичное значение устанавливается по аппаратному сбросу и после чтения регистра состояния.

· SR[1:O] - зарезервированы.

· Control Register (CR) - регистр управления, wpec^BASE+2. Как и регистр данных, этот 4-битный порт вывода допускает запись и чтение (биты 0-3), но его выходной буфер обычно имеет тип "открытый коллектор". Это позволяет корректно использовать линии данного регистра как входные при программировании их в высокий уровень. Биты О, 1, 3 инвертируются.

Назначение бит регистра управления:

· CR[7:6] - зарезервированы.

· CR.5 - Direction - бит управления направлением передачи (только для портов PS/2). Запись единицы переводит порт данных в режим ввода. При чтении состояние бита не определено.

· CR.4 - AcklntEn (Ack Interrupt Enable) - единичное значение разрешает прерывание по спаду сигнала на линии Ack# - сигнал запроса следующего байта.

· CR.3 - Select In - единичное значение бита соответствует низкому уровню на выходе Select ln# (17) - сигналу, разрешающему работу принтера по интерфейсу Centronics.

· CR.2 - Init - нулевое значение бита соответствует низкому уровню на выходе - сигналу аппаратного сброса принтера.

· CR. 1 - Auto LF - единичное значение бита соответствует низкому уровню на выходе Auto LF# (14) - сигналу на автоматический перевод строки (LF - Line Feed) по при ему байта возврата каретки (CR). Иногда сигнал и бит называют AutoFD или AutoFDXT.

· CR.O - Strobe - единичное значение бита соответствует низкому уровню на выходе Strobeft (1) - сигналу стробирования выходных данных.

Запрос аппаратного прерывания (обычно IRQ7 или IRQ5) вырабатывается по отрицательному перепаду сигнала на выводе 10 разъема интерфейса (Ack#) при установке CR.4=i. Воизбежание ложных прерываний контакт 10 соединен резистором с шиной +5 В. Прерывание вырабатывается, когда принтер подтверждает прием предыдущего байта. Как уже было сказано, BIOS это прерывание не использует и не обслуживает.

Процедура вывода байта по интерфейсу Centronics включает следующие шаги (в скобках приведено требуемое количество шинных операций процессора):

· - Вывод байта в регистр данных (1 цикл IOWR#).

· - Ввод из регистра состояния и проверка готовности устройства (бит SR. 7 - сигнал Busy). Этот шаг зацикливается до получения готовности или до срабатывания программного тайм-аута (минимум 1 цикл IORD#).

По получении готовности выводом в регистр управления устанавливается строб данных, а следующим выводом строб снимается (2 цикла IOWR#). Обычно, чтобы переключить только один бит (строб), регистр управления предварительно считывается, что добавляет еще один цикл IORD#. Видно, что для вывода одного байта требуется 4-5 операций ввода/вывода с регистрами порта (в лучшем случае, когда готовность обнаружена по первому чтению регистра состояния). Отсюда вытекает главный недостаток вывода через стандартный порт - невысокая скорость обмена при значительной загрузке процессора. Порт удается разогнать до скоростей 100-150 Кбайт/с при полной загрузке процессора, что недостаточно для печати на лазерном принтере. Другой недостаток - функциональный - сложность использования в качестве порта ввода.

Стандартный порт асимметричен - при наличии 12 линий (и бит), нормально работающих на вывод, на ввод работают только 5 линий состояния. Если необходима симметричная двунаправленная связь, на всех стандартных портах работоспособен режим полубайтного обмена - Nibble Mode. В этом режиме, называемом также Hewlett Packard Bitronics, одновременно передаются 4 бита данных, пятая линия используется для квитирования. Таким образом, каждый байт передается за два цикла, а каждый цикл требует по крайней мере 5 операций ввода/вывода.

Интерфейс IEEE 1284

Стандарт обеспечивает высокую скорость двунаправленной связи между PC и внешней периферией, которая может быть в 50 - 100 раз больше, чем у оригинального параллельного порта. При этом сохраняется полная обратная совместимость со всеми существующими периферийными устройствами параллельного порта и принтерами.

Стандарт на параллельный интерфейс IEEE 1284, принятый в 1994 году, определяет порты SPP, ЕРР и ЕСР. Стандарт определяет 5 режимов обмена данными, метод согласования режима, физический и электрический интерфейсы. Согласно IEEE 1284, возможны следующие режимы обмена данными через параллельный порт:

· Режим совместимости (Compatibility Mode) - однонаправленный (вывод) по протоколу Centronics. Этот режим соответствует стандартному порту SPP.

· Полубайтный режим (Nibble Mode) - ввод байта в два цикла (по 4 бита), используя для приема линии состояния. Этот режим обмена может использоваться на любых адаптерах.

· Байтный режим (Byte Mode) - ввод байта целиком, используя для приема линии данных. Этот режим работает только на портах, допускающих чтение выходных данных (Bi-Directional или PS/2 Type 1).

· Режим ЕРР (Enhanced Parallel Port) (EPP Mode) - двунаправленный обмен данными. Управляющие сигналы интерфейса генерируются аппаратно во время цикла обращения к порту. Эффективен при работе с устройствами внешней памяти и адаптерами локальных сетей.

· Режим ЕСР (Extended Capability Port) (ECP Mode) - двунаправленный обмен данными с возможностью аппаратного сжатия данных по методу RLE (Run Length Encoding) и использования FIFO-буферов и DMA. Управляющие сигналы интерфейса генерируются аппаратно. Эффективен для принтеров и сканеров.

В компьютерах с LPT-портом на системной плате режим - SPP, ЕРР, ЕСР или их комбинация - задается в BIOS Setup. Режим совместимости полностью соответствует стандартному порту SPP.

Стандарт IEEE 1284 определяет физические характеристики приемников и передатчиков сигналов. Спецификации стандартного порта не задавали типов выходных схем, предельных значений величин нагрузочных резисторов и емкости, вносимой цепями и проводниками. На относительно невысоких скоростях обмена разброс этих параметров не вызывал проблем совместимости. Однако расширенные (функционально и по скорости передачи) режимы т требуют четких спецификаций. IEEE 1284 определяет два уровня интерфейсной совместимости. Первый уровень (Level I) определен для устройств медленных, но использующих смену направления передачи данных. Второй уровень (Level II) определен для устройств, работающих в расширенных режимах, с высокими скоростями и длинными кабелями

К передатчикам предъявляются следующие требования:

· Уровни сигналов без нагрузки не должны выходить за пределы -0,5... +5,5 В.

· Уровни сигналов при токе нагрузки 14 мА должны быть не ниже +2,4 В для высокого уровня (Уон) и не выше +0,4 В для низкого уровня (VoiJ на постоянном токе.

· Выходной импеданс Ro, измеренный на разъеме, должен составлять 50╠5 Ом на уровне VoH~VoL. Для обеспечения заданного импеданса используют последовательные резисторы в выходных цепях передатчика. Согласование импеданса передатчика и кабеля снижает уровень импульсных помех.

· Скорость нарастания (спада) импульса должна находиться в пределах 0,05-0,4 В/нс.

Требования к приемникам:

· Допустимые пиковые значения сигналов -2,0...+7,0 В.

· Пороги срабатывания должны быть не выше 2,0 В (V^) для высокого уровня и не ниже 0,8 В (Vi^) для низкого.

· Приемник должен иметь гистерезис в пределах 0,2...1,2 В (гистерезисом обладают специальные микросхемы - триггеры Шмитта).

· Входной ток микросхемы (втекающий и вытекающий) не должен превышать 20 мкА, входные линии соединяются с шиной питания +5 В резистором 1,2 кОм.

· Входная емкость не должна превышать 50 пФ.

Когда появилась спецификация ЕСР, фирма Microsoft рекомендовала применение динамических терминаторов на каждую линию интерфейса. Однако в настоящее время следуют спецификации IEEE 1284, в которой динамические терминаторы не применяются. Рекомендованные схемы входных, выходных и двунаправленных цепей приведены на рис. 25.

Стандарт IEEE 1284 определяет три типа используемых разъемов. Типы A (DB-25) и В (Centronics-36) используются в традиционных кабелях подключения принтера, тип С - новый малогабаритный 36-контактный разъем.

Рисунок 28 – Оконечные цепи линий интерфейса IEEE 1284: а - однонаправленных, б - двунаправленных

Традиционные интерфейсные кабели имеют от 18 до 25 проводов, в зависимости от числа проводников цепи GND. Эти проводники могут быть как перевитыми, так и нет. К экранированию кабеля жестких требований не предъявлялось. Такие кабели вряд ли будут надежно работать на скорости передачи 2 Мбайт/с и при длине более 2 м. Стандарт IEEE 1284 регламентирует свойства кабелей:

· Все сигнальные линии должны быть перевитыми с отдельными обратными (общими) проводами.

· Каждая пара должна иметь импеданс 62╠б Ом в частотном диапазоне 4-16 МГц.

· Уровень перекрестных помех между парами не должен превышать 10%.

· Кабель должен иметь экран (фольгу), покрывающий не менее 85% внешней поверхности. На концах кабеля экран должен быть окольцован и соединен с контактом разъема.

 

Режим совместимости

Этот режим определяет протокол, используемый большинством PC, для передачи данных на принтер. Он обычно называется "Centronics" режимом и является методом, используемым со стандартным параллельным портом. В этом режиме данные помещаются на линии данных порта, состояние принтера не проверяется ни на какие ошибки и на занятость (сигнал Busy), и затем программно формируется строб данных (Strobe) для тактирования принтера. Рисунок 26 описывает эту передачу.

 

 

Рисунок 29 – Цикл передачи данных в режиме совместимости

Фазовые переходы режима совместимости:

· Запись данных в регистр данных.

· Программа читает регистр состояния, чтобы проверить принтер на занятость (BUSY).

· Если принтер не занят, то производится запись в регистр управления, чтобы установить линию STROBE.

· Производится запись в регистр управления, чтобы сбросить линию STROBE.

Как может быть замечено, для вывода одного байта данных требуется четыре I/O инструкции и много дополнительных инструкций. В результате полоса пропускания порта ограничена величиной примерно 150 КБ в секунду.

Эта полоса пропускания достаточна для связи с матричными и наиболее старыми лазерными принтерами, но ее недостаточно для связи с сетевыми адаптерами, сменными приводами дисков и лазерными принтерами нового поколения. Конечно, этот режим допускает передачу только в прямом направлении и должен быть объединен с обратным режимом, чтобы иметь полный двунаправленный канал.

Этот режим был включен в стандарт как способ обеспечить обратную совместимость с огромной массой установленных принтеров и периферийных устройств. Другие режимы используются для обеспечения обратной передачи и высокопроизводительной связи.

Многие объединенные 1284 I/O контроллеры осуществляют режим, который использует FIFO буфер, чтобы передать данные по протоколу режима совместимости. Этот режим называют "Быстрый Centronics" или "Режим FIFO Параллельного Порта". Когда установлен этот режим, данные, записываемые в FIFO порт, будут переданы принтеру с использованием аппаратных средств формирования стробов для подтверждения связи. Так как имеются очень небольшие времена ожидания между передачами и программное обеспечение не должно делать никакого стробирования или проверки рукопожатия, скорости передачи в некоторых системах достигают 500 КБ в секунду. Этот режим, однако, не входит в стандарт IEEE 1284.

Режим тетрады

Режим тетрады – наиболее общий способ получить данные из принтера или периферийного устройства. Этот режим обычно объединяется с режимом Совместимости или собственно прямым режимом канала, чтобы получить полный двунаправленный канал.

Все стандартные параллельные порты поддерживают 5 линий от периферийного устройства к PC, предназначенных для индикации состояния. При использовании этих линий периферийное устройство может посылать байт данных (8-bits), отправляя 2 тетрады (4-bits) информации на PC в двух циклах передачи данных. К сожалению, так как линия nACK обычно используется для периферийного прерывания, биты, используемые для передачи тетрады, удобно не упакованы в байт, определенный регистром состояния. Поэтому программное обеспечение должно читать байт состояния и затем манипулировать битами, чтобы получить правильный байт.

В таблице 10 приведены имена сигналов для режима тетрады. Рисунок 1.2 показывает базисное квитирование данных для передачи в режиме тетрады от периферийного устройства к главному компьютеру.

Таблица 10 – Сигналы в режиме тетрады

SPP сигнал	Имя в режиме тетрады	I/O	Описание – использование сигнала при передаче данных в режиме тетрады
nSTROBE	nSTROBE	O	Не используется для обратной передачи данных
nAUTOFEED	HostBusy	O	Ведущий сигнал квитирования в режиме тетрады. Низкий уровень указывает, что главный компьютер готов к передаче в режиме тетрады. Высокий уровень указывает, что тетрада была получена.
nSELECTIN	1284Active	O	Устанавливается высокий уровень, когда компьютер находится в режиме передачи 1284.
nINIT	nINIT	O	Не используется для обратной передачи данных
nACK	PtrClk	I	Низкий уровень указывает на готовность данных тетрады, высокий устанавливается в ответ на положительный перепад HostBusy.
BUSY	PtrBusy	I	Используется для бита данных 3, затем 7
PE	AckDataReq	I	Используется для бита данных 2, затем 6
SELECT	Xflag	I	Используется для бита данных 1, затем 5
nERROR	nDataAvail	I	Используется для бита данных 0, затем 4
DATA[8:1]	Не используются

 

 

 

Рисунок 30 – Цикл передачи в режиме тетрады

Фазы передачи в режиме тетрады по стандарту 1284:

· Компьютер сообщает о готовности к приёму данных, устанавливая на HostBusy низкий уровень.

· Периферийное устройство отвечает, помещая первую тетраду на линиях состояния.

· Периферия сигнализирует о готовности тетрады, устанавливая на PtrClk низкий уровень.

· Компьютер устанавливает на HostBusy высокий уровень, указывая, что он получил тетраду и еще не готов для приема другой тетрады.

· Периферия устанавливает на PtrClk высокий уровень для подтверждения компьютеру.

Пункты от 1 до 5 повторяются для второй тетрады.

Режим тетрады, подобно совместимому режиму, требует, чтобы программное обеспечение управляло протоколом, устанавливая и читая сигналы на линиях параллельного порта. Режим тетрады требует наиболее интенсивной работы программного обеспечения для обратной передачи. По этой причине, имеется серьезное ограничение приблизительно 50 КБ в секунду для этого типа передачи данных. Главное преимущество этого режима – способность функционировать на всех PC, которые имеют параллельный порт. Ограничения производительности, имеющие место в режиме тетрады, не имеют большого значение для периферийных устройств с небольшими требованиями к пропускной способности канала в обратном направлении, типа принтеров, но могут быть почти невыносимы для адаптеров локальной вычислительной сети, дисководов или CD-ROM.

Режим EPP

 

Протокол Расширенного параллельного порта был первоначально разработан Intel, Xircom и Zenith Data Systems как средство для обеспечения высокопроизводительной связи через параллельный порт, которая будет все еще совместима со стандартным параллельным портом. Реализация этого протокола была осуществлена Intel в наборе 386SL (82360 I/O чип). Это было до учреждения комитета IEEE 1284 и совместных работ по стандарту.

В протоколе EPP было предложено много преимуществ для производителей периферийных устройств параллельного порта, и он был быстро принят многими как необязательный метод передачи данных. Была сформирована свободная ассоциация вокруг 80 заинтересованных изготовителей, чтобы развивать и продвигать протокол EPP. Эта ассоциация стала EPP Комитетом и разработала этот протокол, принятый как один из продвинутых режимов IEEE 1284.

С тех пор EPP совместимые параллельные порты были доступны. Это было до выпуска 1284 стандарта, и имеется маленькое отклонение между до-1284 EPP портами и 1284 EPP протоколом. Это будет подробнее описано позже. EPP протокол обеспечивает четыре типа циклов передачи данных:

· Цикл записи данных;

· Цикл чтения данных;

· Цикл записи адреса;

· Цикл чтения адреса.

Циклы данных предназначены для передачи данных между ведущим и периферией. Циклы адреса могут использоваться для передачи адреса, канала, или команды и управляющей информации. Эти циклы могут рассматриваться просто как два различных цикла данных. Разработчик может использовать и интерпретировать информацию адреса/данных любым способом, который имеет смысл для конкретного проекта. Таблица 11 описывает EPP сигналы и связанные с ними SPP сигналы.

Таблица 11 – Определения сигналов EPP

SPP сигнал	Название сигнала EPP	I/O	Описание сигнала EPP
nSTROBE	nWRITE	O	Активный низкий. Указывает на действие записи. Высокий в цикле чтения.
nAUTOFEED	nDATASTB	O	Активный низкий. Указывает на то, что операция Data_Read или Data_Write находится в процессе выполнения.
nSELECTIN	nADDRSTB	O	Активный низкий. Указывает, что операция Address_Read или Address_Write находится в процессе выполнения.
nINIT	nRESET	O	Активный низкий. Сброс Периферии.
nACK	nINTR	I	Периферийное прерывание. Используется для выдачи прерывания ведущему.
BUSY	nWAIT	I	Сигнал Рукопожатия. Низкий уровень указывает, что надо начать цикл (установить строб), высокий указывает, что надо закончить цикл (сбросить строб).
D[8:1]	AD[8:1]	I/O	Двунаправленные линии адреса / данных.
PE	Определяется пользователем	I	Может использоваться по-разному каждой периферией
SELECT	Определяется пользователем	I	Может использоваться по-разному каждой периферией
nERROR	Определяется пользователем	I	Может использоваться по-разному каждой периферией

 

 

 

Рисунок 31 – Пример Data_Write цикла.

CPU сигнал nIOW показан только для того, чтобы подчеркнуть, что это полное рукопожатие происходит в пределах единственного I/O цикла.

Фазовые переходы цикла записи данных:

· Программа выполняет I/O цикл записи в порт 4 (EPP Порт Данных);

· Линия nWrite установлена, и данные находятся на выходе параллельного порта;

· Строб данных установлен, с этого момента на nDataStrobe (в оригинале nWAIT) низкий уровень;

· Порт ждет подтверждения от периферии (nWAIT сброшен);

· Строб данных сброшен и цикл EPP окончен;

· ISA I/O цикл окончен;

· На nWAIT установлен низкий уровень, чтобы указать, что может начинаться следующий цикл.

Одной из наиболее важных особенностей является то, что полная передача данных происходит в пределах одного ISA I/O цикла. Следовательно, используя EPP протокол для передачи данных, система может достигать скоростей передачи от 500 КБ до 2 Mбайт в секунду. Таким образом, периферийные устройства, подключенные к порту, могут работать с той же производительностью, что и вставная плата ISA. Способность получить этот уровень производительности от устройства, подключенного к параллельному порту – одна из главных особенностей EPP протокола. С рукопожатиями передача данных идет на скорости самого медленного из двух интерфейсов: адаптера ведущего или периферийного устройства. Это свойство "адаптивной скорости" прозрачно и для ведущего, и для периферии. Все режимы передачи стандарта 1284 осуществлены с рукопожатиями.

Рукопожатие основано на том, что каждый переход сигнала управления подтвержден противоположной стороной интерфейса. В вышеупомянутой диаграмме nDataStrobe может быть установлен, потому что nWAIT низок, nWAIT сбрасывается в ответ на установление nDataStrobe, nDataStrobe сбрасывается в ответ на сбрасываемый nWAIT, и наконец nWAIT устанавливается в ответ на сбрасываемый nDataStrobe. Таким образом, периферия может управлять установкой времени, требуемого для действия. Это выполнено следующим способом: время установки является временем от установления nDataStrobe до сброса nWAIT, периферия управляет этим временем. Преимущество рукопожатия также состоит в возможности формирования цикла передачи, независимого от длины кабеля. Режимы тетрады, байта, EPP и ECP используют рукопожатие.

Как уже отмечалось, до-1284 EPP устройства отклоняются от 1284 протокола. В начале цикла nDataStrobe или nAddrStrobe устанавливаются независимо от состояния сигнала nWAIT. Это означает, что периферия не могла бы удерживать начало цикла при сброшенном nWAIT. Это иногда упоминается как EPP 1.7, в отношении предложения Xircom версии 1.7. Эта версия осуществлена Intel в оригинальном контроллере I/O 82360. 1284 EPP совместимая периферия будет работать должным образом с ведущим адаптером версии EPP 1.7, но периферия EPP 1.7 не может работать должным образом с 1284 совместимым ведущим. Рисунок 1.4 – пример Address_Read цикла.

 

 

 

Рисунок 32 – EPP Address_Read цикл

Самое простое представление EPP с точки зрения программного обеспечения – расширение определения регистров для стандартного параллельного порта. Как показано ранее, SPP состоит из трех регистров, смещенных от базового адреса порта: порт данных, порт статуса и порт управления.

Обычно реализации EPP расширяют это определение, чтобы использовать порты, не определенные SPP.

Таблица 12 – Определения регистров EPP

Имя порта	Смещение	Режим	R/W	Описание
Порт данных SPP	+0	SPP/EPP	W	Стандартный порт данных SPP. Без автостробирования.
Порт статуса SPP	+1	SPP/EPP	R	Чтение входов линий статуса интерфейса
Порт управления SPP	+2	SPP/EPP	W	Устанавливает состояние выходных линий управления.
Порт адреса EPP	+3	EPP	R/W	Генерация цикла чтения или записи данных с рукопожатием
Порт данных EPP	+4	EPP	R/W	Используется по-разному в разных реализациях. Может использоваться для 16- и 32 разрядного ввода-вывода.
Не определено	От +5 до +7	EPP	N/A	Используется по-разному в разных реализациях. Может использоваться для 16-и 32-разрядного ввода-вывода.

При выполнении одиночной инструкции записи по адресу "базовый_адрес + 4", контроллер EPP произведет необходимые сигналы рукопожатия и стробы, чтобы передать данные, использующие EPP Data_Write цикл. Инструкции вво