Оперативная память Kingston HyperX Intel XMP CL9-11-9-27

Рисунок 16 – Память DIMM DDR3 4096MBx2 PC14400 1866MHz Kingston HyperX Intel XMP CL9-11-9-27 [KHX1866C9D3K2/8G] Retail

Таблица 4 – Технические характеристики

Тип памяти	DDR3 DIMM
Форм-фактор	DIMM
Объем модуля памяти	4 Гб
Тактовая частота	1866 МГц
Пропускная способность	14400 Мб/с
Поддержка ECC	нет
Буферизованная (Registered)	нет
Низкопрофильная (Low Profile)	нет
Количество контактов
Количество чипов каждого модуля
Напряжение питания	1.65 В
Радиатор	есть
Упаковка чипов	двусторонняя
Тайминги
CAS Latency (CL)

Продолжение таблицы 4

RAS to CAS Delay (tRCD)
Row Precharge Delay (tRP)
Activate to Precharge Delay (tRAS)

 

Описание и принцип работы

DDR3 SDRAM (англ. double-data-rate three synchronous dynamic random access memory — синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных, третье поколение) — это тип оперативной памяти, используемой в вычислительной технике в качестве оперативной и видео- памяти.

Первые прототипы микросхем памяти DDR3 были объявлены еще в 2005 году. Доступные сегодня образцы микросхем DDR3 основаны на 90-нм технологическом процессе и характеризуются уровнем питающего напряжения 1.5 В, что само по себе вносит примерно 30% вклад в снижение мощности, рассеиваемой этими микросхемами памяти по сравнению с микросхемами DDR2 (имеющими стандартное питающее напряжение 1.8 В). Полное снижение энергопотребления по сравнению с равночастотной DDR2 достигает примерно 40%, что особенно важно для мобильных систем. Емкости компонентов, предусмотренные предварительными спецификациями JEDEC, варьируются от 512 Мбит до 8 Гбит, тогда как типичные выпускаемые на сегодня микросхемы имеют емкость от 1 до 4 Гбит.

Самая главная характеристика оперативной памяти, определяющая ее производительность - ее пропускная способность. Она является произведением частоты системной шины на объем данных, передаваемых за один такт.

Теоретическая пропускная способность микросхем DDR3 вдвое выше по сравнению с DDR2 благодаря использованию схемы 8n-prefetch (против 4n-prefetch в DDR2).

Рисунок 17 – Схемы 4n-prefetch и 8n-prefetch

 

Вторая по значимости характеристика ОЗУ, определяющая ее производительность - тайминги памяти. Для того, чтобы понять смысл этого понятия, немного углубимся в принцип работы ОЗУ. Логическая структура банка памяти представляет матрицу, в которой каждая ячейка имеет свой адрес, номер строки и номер столбца. Для доступа к любой ячейке необходимо указать номер ее строки (RAS, Row Adress Strobe) и столбца (CAS, Columb Adress Strobe). Между моментом подачи команды и моментом ее выполнения существует задержка, или латентность памяти. Как раз для ее определения служат тайминги. Латентность оперативной памяти определяется рядом параметров:

· CAS Latency (CAS). Интервал в тактах между подачей сигнала CAS и выдачей данных из выбранной ячейки. Практически самая важная характеристика ОЗУ.

· RAS to CAS Delay (tRCD). Количество тактов шины памяти между моментом подачи сигнала RAS и возможностью подачи CAS.

· Row Precharge (rRP). Время закрытия страницы памяти в пределах одного банка, тратящееся на его перезарядку.

· Activate to Precharge (tRAS). Время активности строба. То есть количество циклов между подачей RAS и tRP.

Количество логических банков в микросхемах DDR3 также увеличено вдвое по сравнению с типичным значением для DDR2 (4 банка) и составляет 8 банков, что теоретически позволяет увеличить «параллелизм» при обращении к данным по схеме чередования логических банков и скрыть задержки, связанные с обращением к одной и той же строке памяти (tRP). Микросхемы DDR3 корпусируются в FBGA-упаковку, обладающую рядом улучшений по сравнению с DDR2, а именно:

· Большим количеством контактов питания и «земли»;

· Усовершенствованным распределением питающих и сигнальных контактов, позволяющим достичь лучшее качество электрического сигнала (необходимое для более устойчивого функционирования при высоких частотах);

· Полным «заселением» массива, что увеличивает механическую прочность компонента.

Как и модули памяти DDR2, они выпускаются в виде 240-контактной печатной платы (по 120 контактов с каждой стороны модуля), однако не являются электрически совместимыми с последними, и по этой причине имеют иное расположение «ключа».

Отличительной особенностью схемотехнического дизайна модулей памяти DDR3 является применение «сквозной», или «пролетной» (fly-by) архитектуры передачи адресов и команд, а также сигналов управления и тактовой частоты отдельным микросхемам модуля памяти с применением внешнего терминирования сигналов (резистором, расположенным на модуле памяти). Схематически эта архитектура представлена на рис. 15. Она позволяет добиться увеличения качества передачи сигналов, что необходимо при функционировании компонентов при высоких частотах, типичных для памяти DDR3 и не требуется для компонентов памяти стандарта DDR2.

Рисунок 18 – «Пролетная» (fly-by) архитектура передачи сигналов в модулях памяти DDR3

Различие между способом подачи адресов и команд, сигналов управления и тактовой частоты в модулях памяти DDR2 и DDR3 (на примере модулей, физический банк которых составлен из 8 микросхем разрядностью x8) представлено на рис. 16.

Рисунок 19 – Способы подачи адресов и команд, сигналов управления и тактовой частоты в модулях памяти

В модулях памяти DDR2 подача адресов и команд осуществляется параллельно на все микросхемы модуля, в связи с чем, например, при считывании данных, все восемь 8-битных элементов данных окажутся доступными в один и тот же момент времени (после подачи соответствующих команд и истечения соответствующих задержек) и контроллер памяти сможет одновременно прочитать все 64 бита данных. В то же время, в модулях памяти DDR3 вследствие применения «пролетной» архитектуры подачи адресов и команд каждая из микросхем модуля получает команды и адреса с определенным отставанием относительно предыдущей микросхемы, поэтому элементы данных, соответствующие определенной микросхеме, также окажутся доступными с некоторым отставанием относительно элементов данных, соответствующих предыдущей микросхеме в ряду, составляющем физический банк модуля памяти. В связи с этим, с целью минимизации задержек, в модулях памяти DDR3, по сравнению с модулями DDR2, реализован несколько иной подход ко взаимодействию контроллера памяти с шиной данных модуля памяти. Он называется «регулировкой уровня чтения/записи» (read/write leveling) и позволяет контроллеру памяти использовать определенное смещение по времени при приеме/передачи данных, соответствующее «запаздыванию» поступления адресов и команд (а следовательно, и данных) в определенную микросхему модуля. Этим достигается одновременность считывания (записи) данных из микросхем (в микросхемы) модуля памяти.

Что же касается сроков жизни DDR3 вообще, то, согласно прогнозам, приходящая ей на смену DDR4 SDRAM начнёт покорять рынок примерно в 2012 году. Таким образом, срок жизни DDR3 SDRAM в высокопроизводительном секторе рынка составит немногим более трёх лет, то есть примерно столько же, сколько просуществовала в нём DDR2 память.