Какой ЛЭ можно использовать в качестве простейшего компаратора.

Простейшие компараторы формируют на выходе однобитовый сигнал равенства – “1” или неравенства - “0” двух чисел. Более сложные компараторы в случае неравенства определяют, которое из чисел больше.

Сумма по модулю 2. Результат нужно брать с инверсией. Если числа равны, то на выходе ЛЭ будет 0, если не равны, то 1.

Известно, что функция равенства двух аргументов – это инверсия их суммы по модулю 2. Чтобы исключить из проектируемой схемы 8 инверторов воспользуемся соотношением:

Зачем в цифровых устройствах (ЦУ) дешифраторы?

Можно ли обойтись без них?

РазрядностьшиныадресаувеличиваетсязасчетиспользованиядешифратораDC, на входы которого подаются старшие разряды ША. Входы CSИМС ЗУ подключаются к соответствующим выходам DC. Вход Е дешифратора используется как вход разрешения работы всей схемы и идентифицируется внешними устройствами как вход выбора кристалла CS.

Без дешифратора увеличение разрядности достигается за счет параллельного соединения N микросхем ЗУ (вданномслучае8). На все микросхемы ЗУ подается одинаковый адрес, входы CS и WR/RD соединяются между собой.

 

Сравните по сложности и быстродействию сумматоры с последовательным и параллельным переносами

На рис. 3.12 показана схема, поясняющая принцип действия n- разрядного сумматора с последовательным переносом. Число сумматоров здесь равно числу разрядов. Выход переноса Р каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора младших разрядов установлен “0”, так как сигнал переноса сюда не поступает.

Рис. 3.12 Сумматор с последовательным переносом.

Слагаемые А _i и B_i складываются во всех разрядах одновременно, а перенос Р поступает с окончанием операции сложения в предыдущем разряде.

Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, так как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей схеме.

Время переноса можно уменьшить, вводя параллельный перенос, для чего применяют специальные узлы – блоки ускоренного переноса. Они имеют достаточно сложную схему даже для n = 4 и с увеличением числа разрядов сложность настолько возрастает, что изготовление их становится нецелесообразно.

 

Что такое 7 - сегментный цифровой индикатор?

Семисегме́нтный индика́тор — устройство отображения цифровой информации. Это — наиболее простая реализация индикатора, который может отображать арабские цифры. Для отображения букв используются более сложные многосегментные и матричные индикаторы.

Семисегментный индикатор, как говорит его название, состоит из семи элементов индикации (сегментов), включающихся и выключающихся по отдельности. Включая их в разных комбинациях, из них можно составить упрощённые изображения арабских цифр. Часто семисегментные индикаторы делают в курсивном начертании.

 

Асинхронные и синхронные входы триггеров.

 

Почему помехоустойчивость синхр. триггеров выше, чем асинхронных?

Основная особенность триггеров, управляемых уровнем синхронизирующего сигнала, состоит в том, что информация на входе передается на выход во время действия уровня синхросигнала и изменение её в это время недопустимо (повлечёт изменение состояния). Помехозащищённость синхронных триггеров выше, так как помеха может повлиять на состояние триггера лишь в течении малого времени действия синхроимпульса. Применение синхронных триггеров позволяет существенно упростить цифровые устройства и их проектирование потому, что упрощается борьба с состязаниями в логических цепях.

Следует помнить, что в сложных устройствах с цепями обратных связей, применение синхронизируемых уровнем триггеров возможно лишь в случае, если длительность синхроимпульса меньше времени установления цепи, но достаточна для срабатывания триггера.

 

Почему JK - триггер называют универсальным?