Определение микропроцессора. Общие сведения о микропроцессорных системах. Классификация микропроцессоров.

Определение микропроцессора. Общие сведения о микропроцессорных системах. Классификация микропроцессоров.

 

Микропроцессор-это микроэлектронное программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управляющее процессом.(реализуются в виде одной или нескольких БИС,современные на СБИС)

1971г-4й разрядный МП (4004) 1972г—8й разрядный процессор(8008)

1)По технологии изготовления(PMOS—4004,8008;NMOS---8080,8085;HMOS—8086,80186,Pentium;

CMOS(КМОП)---сигнальные и медийные МП,Athlon,Pentium MMX и др.)

2)По типу архитектуры(однокристальные МП,однокристальные МК,разрядно-модульные МП,CISC и RISC CPU,транспьютеры)

3)По разрядности данных. (2,4,8,16,32,64)

4)По назначению универсальные и специальные МП.

5)По виду обработки информации цифровые и аналоговые.

6)По характеру временной организации работы микропроцессоры делят на синхронные и асинхронные.

По внутренней структуре существует два основных принципа построения микропроцессоров: Гарвардская архитектура, Архитектура Пристонская

RISC и CISC-архитектуры процессоров. Преимущества и недостатки. Примеры современных процессоров с RISC и CISC-архитектурой.

CISC-процессоры выполня­ют большой набор команд(200-300) с развитыми возможностями адресации (непосред­ственная, индексная и т.д.),что усложняет процесс программирования.Команды CISC процессоров неоднородны по своей структуре и длине,их сложно декодировать,что увеличивает расход аппаратных ресурсов.Регистры могут иметь разное функциональное назначение. В RISC-процессо­рах набор выполняемых команд(команды одной длины(регистры однородны по функциональному значению) и время фиксировано 1 цикл в cisc различной) сокращен до минимума(в основе универсальность).Простоту реализации блока дешифратора. При этом разработчик должен комбинировать команды, чтобы реализовать более сложные операции.RISC более быстродейственна,чем CISC.

CISC архитектура,но ядро RISC подобная система команд(все современные CPU пень 4,Celeron,athlon,duron). ‘чистый CISC’—intel 80286 80386.’чистый RISC’—Intel семейства Itanium.

 

Укрупненная структурная схема элементарной микропроцессорной системы. Назначение основных функциональных узлов.

 

Для МП характерна 3-х шинная структура: ША, ШД, ШУ.

ПЗУ-память для чтения и хранения констант, программ. ОЗУ-память с произвольным доступом, позволяет оперативно изменять информацию во время работы. Периферийные устройства подсоединяются к шинам интерфейса (шинам МП) не непосредственно, а через программируемый периферийный адаптер (ППА) и программируемый связной адаптер (ПСА), обслуживающие периферийные устройства соответственно с передачей информации параллельным и последовательным кодом. Каждый регистр устройства ввода/вывода (УВВ), связывающий МП с одним внешним устройством называется портом. Взаимодействие элементов микропроцессорной системы между собой и с внешними устройствами осуществляется с помощью специальных аппаратных средств. Они являются программно-управляемыми и подчиняются командам центрального процессора. Совокупность этих аппаратных средств и управляющих программ называется интерфейсом.

МА-по которой передается информация о номере ячейки памяти, порта интерфейса или периферийного устройства, с которым МП обменивается данными.

МУ-по которой передается сигналы определяющие характер и последовательность действий различных узлов микропроцессорной системы, направление и вид информации.

МД-по которой осуществляется обмен информацией внутри микропроцессорной системы и вне ее, определяет формат данных.

 

 

Режимы доступа к памяти: последовательный, конвейерный, регистровый; страничный; пакетный, удвоенной скорости.

Последовательный режим

При использовании последовательного режима адрес и управляющие сигналы подаются на микросхему до поступления синхроимпульса. В момент поступления синхроимпульса вся входная информация запоминается во внутренних регистрах – по его переднему фронту, и начинается цикл чтения. Через некоторое время, но в пределах того же цикла, данные появляются на внешней шине, причем этот момент определяется только временем поступления синхронизирующего импульса и скоростью внутренних цепей микросхемы.

Конвейерный режим

Конвейерный режим – это такой метод доступа к данным, при котором можно продолжать операцию чтения по предыдущему адресу в процессе запроса по следующему. В отличие от последовательного режима, где цикл чтения начинается только по окончании предыдущего, в конвейерном режиме процесс разбивается на два этапа.. Пока данные из предыдущего цикла чтения передаются на внешнюю шину, происходит запрос на следующую операцию чтения. Таким образом два цикла чтения перекрываются во времени.

Регистровый режим

Регистровый режим используется относительно редко и отличается наличием регистра на выходе микросхемы. Адрес и управляющие сигналы выдаются на шину до поступления синхронизирующего импульса. С поступлением положительного фронта синхроимпульса адрес записывается во внутренний регистр микросхемы, и начинается цикл чтения.По быстродействию регистровый режим идентичен последовательному.

Страничный режим

В основе идеи лежит тот факт, что при доступе к ячейкам со смежными адресами причем к таким, где все запоминающие элементы расположены в одной строке матрицы, доступ ко второй и последующим ячейкам можно производить существенно быстрее. действительно, если адрес строки при очередном обращении остался прежним, то все временные затраты, связанные с повторным занесением адреса строки в регистр ИМС, дешифрацией и т.д. можно исключить. Для доступа к очередной ячейке достаточно подавать на ИМС лишь адрес нового столбца, сопровождая его сигналом CAS. Обращение к первой ячейке в последовательности происходит стандартным образом. Рассмотренный режим называется страничным.

Пакетный режим

Пакетный режим – режим, при котором на запрос по конкретному адресу память возвращает пакет данных, хранящихся не только по этому адресу, но и по нескольким последующим адресам.

Режим удвоенной скорости

Важным этапом в дальнейшем развитии технологии микросхем памяти стал режим DDR (Double Data Rate) – удвоенная скорость передачи данных. Сущность метода заключается в передаче данных по обоим фронтам импульса синхронизации, т.е. дважды за период, и пропускная способность увеличивается в два раза.

 

Память программ

Основным свойством памяти программ является ее энергонезависимость, то есть возможность хранения программы при отсутствии питания. С точки зрения пользователей МК следует различать следующие типы энергонезависимой памяти программ: (ROM,EPROM,PROM, EEPROM, Flash-ROM)

Память данных

Память данных МК выполняется, как правило, на основе статического ОЗУ. Термин "статическое" означает, что содержимое ячеек ОЗУ сохраняется при снижении тактовой частоты МК до сколь угодно малых значений (с целью снижения энергопотребления).

Регистры МК

Как и все МПС, МК имеют набор регистров, которые используются для управления его ресурсами. В число этих регистров входят обычно регистры процессора (аккумулятор, регистры состояния, индексные регистры), регистры управления (регистры управления прерываниями, таймером), регистры, обеспечивающие ввод/вывод данных (регистры данных портов, регистры управления параллельным, последовательным или аналоговым вводом/выводом). Обращение к этим регистрам может производиться по-разному.

Стек МК

В микроконтроллерах ОЗУ данных используется также для организации вызова подпрограмм и обработки прерываний. При этих операциях содержимое программного счетчика и основных регистров (аккумулятор, регистр состояния и другие) сохраняется и затем восстанавливается при возврате к основной программе.

Внешняя память

Несмотря на существующую тенденцию по переходу к закрытой архитектуре МК, в некоторых случаях возникает необходимость подключения дополнительной внешней памяти (как памяти программ, так и данных). Если МК содержит специальные аппаратные средства для подключения внешней памяти, то эта операция производится штатным способом (как для МП).Второй, более универсальный, способ заключается в том, чтобы использовать порты ввода/вывода для подключения внешней памяти и реализовать обращение к памяти программными средствами. Такой способ позволяет задействовать простые устройства ввода/вывода без реализации сложных шинных интерфейсов, однако приводит к снижению быстродействия системы при обращении к внешней памяти.

Тактирование системы

Современные МК содержат встроенные тактовые генераторы, которые требуют минимального числа внешних времязадающих элементов. На практике используются три основных способа определения тактовой частоты генератора: с помощью кварцевого резонатора, керамического резонатора и внешней RC-цепи.

Использование кварцевого резонатора позволяет обеспечить высокую точность и стабильность тактовой частоты (разброс частот кварцевого резонатора обычно составляет менее 0,01%). Такой уровень точности требуется для обеспечения точного хода часов реального времени или организации интерфейса с другими устройствами. Основными недостатками кварцевого резонатора являются его низкая механическая прочность (высокая хрупкость) и относительно высокая стоимость.

При менее жестких требованиях к стабильности тактовой частоты возможно использование более стойких к ударной нагрузке керамических резонаторов. Многие керамические резонаторы имеют встроенные конденсаторы, что позволяет уменьшить количество внешних подключаемых элементов с трех до одного. Керамические резонаторы имеют разброс частот порядка нескольких десятых долей процента (обычно около 0,5 %).

Самым дешевым способом задания тактовой частоты МК является использование внешней RС-цепи, как показано на рис. 4.9б. Внешняя RC-цепь не обеспечивает высокой точности задания тактовой частоты (разброс частот может доходить до десятков процентов). Это неприемлемо для многих приложений, где требуется точный подсчет времени. Однако имеется масса практических задач, где точность задания тактовой частоты не имеет большого значения.

 

Таблица 2.4 - Регистр режима работы таймера/счетчика TMOD

Символ	Позиция	Имя и назначение
GATE	TMOD.7 для Т/С1; TMOD.3 для Т/СО	Управление блокировкой. Если бит установлен, то таймер /счет-чик "x" разрешен до тех пор, пока на входе "lNTx" высокий уровень и бит управления "TRx" установлен. Если бит сброшен, то Т/С разрешается, как только бит управления "TRx" устанавливается
С/Т	TMOD.6 для T/C1; TMOD.2 для Т/СО	Бит выбора режима таймера или счетчика событий. Если бит сброшен, то работает таймер от внутреннего источника сигналов синхронизации. Если; установлен, то работает счетчик от внешних сигналов на входе "Tx"
M1	TMOD.5 для T/C1; TMOD.1 для Т/СО	Режим работы M1 M0       Таймер ВЕ48. "TLx" работает как 5-битный предделитель     16 битный таймер/счетчик. "THx" и "TLx" включен последовательно     8-битный авто перезагружаемый таймер/счетчик. "THx" хранит значение, которое должно быть перезагружено в "TLx" каждый раз по переполнению     Таймер/счетчик 1 останавливается. Таймер/счетчик 0: TLO работает как 8-битный таймер/счетчик, и его режим определяется управляющими битами таймера 0. TH0 работает только как 8 битный таймер, и его режим определяется управляющими битами таймера 1
M0	TMOD.4 для Т/С1 и TMOD.0 для Т/СО

Таблица 2.5 - Регистр управления/статуса таймера TCON

Символ	Позиция	Имя и назначение
TF1	TCON.7	Флаг переполнения таймера 1. Устанавливается аппаратно при переполнении таймера/счетчика. Сбрасывается при обслуживании прерывания аппаратно
TR1	TCON.6	Бит управления таймера 1. Устанавливается, / сбрасывается программой для пуска/останова
TF0	TCON.5	Флаг переполнения таймера 0. Устанавливается аппаратурно. Сбрасывается при обслуживании прерывания
TR0	TCON.4	Бит управления таймера 0. Устанавливается / сбрасывается программой для пуска/останова таймера/счетчика
IE1	TCON.3	Флаг фронта прерывания 1. Устанавливается аппаратно, когда детектируется срез внешнего сигнала INT1. Сбрасывается при обслуживании прерывания
IT1	TCON.2	Бит управления типом прерывания 1. Устанавливается / сбрасывается программно для спецификации запроса INT1 (срез/низкий уровень)
IE0	TCON.1	Флаг фронта прерывания 0. Устанавливается по срезу сигнала INT0. Сбрасывается при обслуживании прерывания
IT1	TCON.0	Бит управления типом прерывания 0. Устанавливается / сбрасывается программно для спецификации запроса INT0 (срез/низкий уровень)

В режиме 0 таймер конфигурируется как 13-разрядный счетчик, перепол­нение которого фиксируется по возникновению переноса из разряда 4 регистра TLn. В режиме 1 таймер работает как 16-разрядный счетчик.

Режим 2 обычно используется для задания скорости обмена встроенного последовательного порта. Для счета используется только счетчик TLn. Когда содержимое этого счетчика превышает OFFh, то в него загружается значение, которое содержится в регистре ТНп, и счет возобновляется. Последовательный порт может использовать сигнал переполнения, чтобы задать скорость обмена.

В режиме 3 регистры TL0 и ТНО работают как два независимых таймера. Этот режим обеспечивается только в таймером 0, так как для его реализации требуются как внешний так и внутренний синхросигналы, а таймер 1 не может переключаться внешним сигналом. Таймер ТНО переключается внешними сигналами, a TL0 — внутренними тактовыми импульсами. Режим 3 может применяться для реализации тахометра, когда счетчик ТНО определяет количество событий (например, оборотов вала), a TL0 — промежуток времени, в течение которого они произошли.

Системы ввода/вывода (СВВ). Способы подключения СВВ к процессору, их достоинства и недостатки.

Функции систем ввода/вывода(СВВ). Их структура.

1. Обеспечение преобразования форматов квантов данных, поступающих от ПУ в форматы ЦП или оперативной памяти. И обратное преобразование при выводе информации.

2. Формирование адреса ячейки памяти в ОЗУ, в которую должен быть помещен сформированный квант данных

3. Формирование управляющих сигналов, регламентирующих работу ПУ при различных режимах его работы.

4. Получение управляющей информации от процессора и преобразование ее в сигнал, управляющих работой ПУ.

Два режима работы системы ввода/вывода:

1. центрально-синхронный режим работы СВВ(рис.2).

Все операции ввода/вывода и обработки информации осуществляются последовательно, т.е. обработка информации возможна только после окончания ввода/вывода информации.

В таких устройствах 1 команда ввода/вывода обеспечивает обмен одного кванта данных.

Для передачи массива данных необходимо организовать систему переходов. Для таких систем время обработки данных = сумме операций ввода/вывода + сумма времени, затрачиваемого на операции вычисления.

Достоинства: Медленнодействующий, но дешевый.

Наиболее быстродействующим является асинхронный принцип ввода/вывод

 

30. Организация адресного пространства системы ввода/вывода. Совмещенное и выделенное адресное пространство, достоинства и недостатки.
Адресное пространство системы ввода/вывода

Как и обращение к памяти, операции ввода/вывода также предполагают наличие некоторой системы адресации, позволяющей выбрать один из модулей СВВ, a также одно из подключенных к нему внешних устройств. Адрес модуля и ВУ является составной частью соответствующей команды, в то время как расположение дан­ных на внешнем устройстве определяется пересылаемой на ВУ информацией.

Адресное пространство ввода/вывода может быть совмещено с адресным про­странством памяти или быть выделенным. При совмещении адресного пространства для адресации модулей ввода/выво­да отводится определенная область адресов (рис. 8.2). Обычно все операции с моду­лем ввода/вывода осуществляются с использованием входящих в него внутренних регистров: управления, состояния, данных. Фактически процедура ввода/вывода сводится к записи информации в одни регистры МВВ и считыванию ее из других регистров. Это позволяет рассматривать регистры МВВ как ячейки основной па­мяти и работать с ними с помощью обычных команд обращения к памяти, при этом в системе команд ВМ вообще могут отсутствовать специальные команды ввода и вывода. Так, модификацию регистров МВВ можно производить непосредствен­но с помощью арифметических и логических команд. Адреса регистрам МВВ на­значаются в области адресного пространства памяти, отведенной под систему вво­да/вывода.

Рис. 8.2. Распределение совмещенного адресного пространства

Такой подход представляется вполне оправданным, если учесть, что ввод/вы­вод обычно составляет малую часть всех операций, выполняемых вычислитель­ной машиной, чаще всего не более 1% от общего числа команд в программе.

Реализация концепции совмещенного адресного пространства в ВМ с кэш-па­мятью и виртуальной адресацией сопряжена с определенными проблемами. В част­ности, усложняется отображение виртуального адреса устройства ввода/вывода на физическое ВУ. Сложности также возникают и с кэшированием регистров МВВ.

Сформулируем преимущества и недостатки совмещенного адресного простран­ства.

Достоинства совмещенного адресного пространства:

• расширение набора команд для обращения к внешним устройствам, что позво­ляет сократить длину программы и повысить быстродействие;
• значительное увеличение количества подключаемых внешних устройств;
• возможность внепроцессорного обмена данными между внешними устройства­ми, если в системе команд есть команды пересылки между ячейками памяти; возможность обмена информацией не только с аккумулятором, но и с любым регистром центрального процессора.

Недостатки совмещенного адресного пространства:

• сокращение области адресного пространства памяти;
• усложнение декодирующих схем адресов в СВВ;
• трудности распознавания операций передачи информации при вводе/выводе среди других операций. Сложности в чтении и отладке программы, в которой простые команды вызывают выполнение сложных операций ввода/вывода;
• трудности при построении СВВ на простых модулях ввода/вывода: сигналя управления не смогут координировать сложную процедуру ввода/вывода. По­этому МВВ часто должны генерировать дополнительные сигналы под управ­лением программы.

Совмещенное адресное пространство используется в вычислительных маши­нах MIPS и SPARC.

В случае выделенного адресного пространства для обращения к модулям вво­да/вывода применяются специальные команды и отдельная система адресов. Это позволяет разделить шины для работы с памятью и шины ввода/вывода, что дает возможность совмещать во времени обмен с памятью и ввод/вывод. Кроме тог:., адресное пространство памяти может быть использовано по прямому назначению в полном объеме. В вычислительных машинах фирмы IBM и микроЭВМ на базе процессоров фирмы Intel система ввода/вывода, как правило, организуется в со­ответствии с концепцией выделенного адресного пространства.

Достоинства выделенного адресного пространства:

• адрес внешнего устройства в команде ввода/вывода может быть коротким. В большинстве СВВ количество внешних устройств намного меньше количе­ства ячеек памяти. Короткий адрес ВУ подразумевает такие же короткие ко­манды ввода/вывода и простые дешифраторы;
• программы становятся более наглядными, так как операции ввода/вывода вы­полняются с помощью специальных команд;
• разработка СВВ может проводиться отдельно от разработки памяти, Недостатки выделенного адресного пространства: ввод/вывод производится только через аккумулятор центрального процессо­ра. Для передачи информации от ВУ в РОН, если аккумулятор занят, требуется выполнение четырех команд (сохранение содержимого аккумулятора, be из ВУ, пересылка из аккумулятора в РОН, восстановление содержимого аккумулятора);
• перед обработкой содержимого ВУ это содержимое нужно переслать в ЦП.

 

31. Категории и структура внешних устройств.
Внешние устройства

Связь ВМ с внешним миром осуществляется с помощью самых разнообразных, внешних устройств. Каждое ВУ подключается к МВВ посредством индивидуальной шины. Интерфейс, по которому организуется такое взаимодействие МВВ и ВУ, часто называют малым. Индивидуальная шина обеспечивает обмен данными и управляющими сигналами, а также информацией о состоянии участников обмена. Внешнее устройство, подключенное к МВБ, обычно называют периферийным ус­тройством (ПУ). Все множество ПУ можно свести к трем категориям [200]:

• для общения с пользователем;
• для общения с ВМ;
• для связи с удаленными устройствами.

Примерами первой группы служат видеотерминалы и принтеры. Ко второй группе причисляются внешние запоминающие устройства (магнитные и оптичес­кие диски, магнитные ленты и т. п.), датчики и исполнительные механизмы. От­метим двойственную роль внешних ЗУ, которые, с одной стороны, представляют собой часть памяти ВМ, а с другой — являются внешними устройствами. Нако­нец, устройства третьей категории позволяют ВМ обмениваться информацией с удаленными объектами, которые могут относиться к двум первым группам. В роли удаленных объектов могут выступать также другие ВМ.

 

Рис. 8.3. Структура внешнего устройства

 

Обобщенная структура ВУ показана на рис. 8.3. Интерфейс с МВБ реализует­ся в виде сигналов управления, состояния и данных. Данные представлены сово­купностью битов, которые должны быть переданы в модуль ввода/вывода или по­лучены из него. Сигналы управления определяют функцию, которая должна быть выполнена внешним устройством. Это может быть стандартная для всех устройств функция — посылка данных в МВБ или получение данных из него, либо специ­фичная для данного типа ВУ функция, такая, например, как позиционирование головки магнитного диска или перемотка магнитной ленты. Сигналы, состояния характеризуют текущее состояние устройства, в частности включено ли ВУ и го­тово ли оно к передаче данных.

Логика управления — это схемы, координирующие работу ВУ в соответствии с направлением передачи данных. Задачей преобразователя является трансфор­мация информационных сигналов, имеющих самую различную физическую при­роду, в электрические сигналы, а также" обратное преобразование. Обычно совместно с преобразователем используется буферная память, обеспечивающая временное хранение данных, пересылаемых между МВБ и ВУ.

32. Модули ввода-вывода. Функции модуля ввода-вывода.

Модули ввода/вывода

Функции модуля

Модуль ввода/вывода в составе вычислительной машины отвечает за управление одним или несколькими ВУ и за обмен данными между этими устройствами с од­ной стороны, и основной памятью или регистрами ЦП — с другой. Основные функ­ции МВВ можно сформулировать следующим образом:

• локализация данных;
• управление и синхронизация;
• обмен информацией;
• буферизация данных;
• обнаружение ошибок.

Локализация данных

Под локализацией данных будем понимать возможность обращения к одному из ВУ, а также адресации данных на нем.

Управление и синхронизация

Функция управления и синхронизации заключается в том, что МВВ должен коор­динировать перемещение данных между внутренними ресурсами ВМ и внешними устройствами. При разработке системы управления и синхронизации модуля вво­да/вывода необходимо учитывать целый ряд факторов.

Таким образом, модуль ввода/вывода обязан снабдить центральный процессор информацией о собственной готовности к обмену, а также готовности подключенных к модулю ВУ. Помимо этого, процессор должен обладать оперативными сведениями и об иных происходящих в CBB событиях.

Обмен информацией

Основной функцией МВВ является обеспечение обмена информацией. Со сторо­ны «большого» интерфейса — это обмен с ЦП, а со стороны «малого» интерфей­са — обмен с ВУ. В таком плане требования к МВВ непосредственно проистекают из типовой последовательности операций, выполняемых процессором при вводе/выводе.

1. Выбор требуемого внешнего устройства.

2. Определение состояния МВБ и ВУ.

3. Выдача указания модулю ввода/вывода на подключение нужного ВУ к про­цессору.

4. Получение от МВБ подтверждения о подключении затребованного ВУ к про­цессору.

5. Распознавание сигнала готовности устройства к передаче очередной порции информации.

6. Прием (передача) порции информации.

7. Циклическое повторение двух предшествующих пунктов до завершения пере­дачи информации в полном объеме.

8. Логическое отсоединение ВУ от процессора.

С учетом описанной процедуры функция обмена информацией с ЦП включает в себя:

 дешифровку команды: МВБ получает команды из ЦП в виде сигналов на шине управления;

 пересылку данных между МВБ и ЦП по шине данных;

 извещение о состоянии: из-за того, что БУ — медленные устройства, важно знать состояние модуля ввода/вывода. Так, в момент получения запроса на пересыл­ку данных в центральный процессор МВВ может быть не готов выполнить эту пересылку, поскольку еще не завершил предыдущую команду. Этот факт дол­жен быть сообщен процессору с помощью соответствующего сигнала. Возмож­ны также сигналы, уведомляющие о возникших ошибках;

 распознавание адреса; МВВ обязан распознавать адрес каждого ВУ, которым он управляет.

Наряду с обеспечением обмена с процессором МВВ должен выполнять функ­цию обмена информацией с ВУ. Такой обмен также включает в себя передачу дан­ных, команд и информации о состоянии.

Буферизация

Несмотря на различия в скорости обмена информацией для разных ВУ, все они в этом плане значительно отстают от ЦП и памяти. Такое различие компенсирует­ся за счет буферизации. При выводе информации на ВУ данные пересылаются из основной памяти в МВБ с большой скоростью. В модуле эти данные буферизируются и затем направляются в ВУ со скоростью, свойственной последнему. При вводе из ВУ данные буферизируются так, чтобы не заставлять память работать в режиме медленной передачи. Таким образом, МВБ должен обладать способнос­тью работать как со скоростью памяти, так и со скоростью ПУ.

Обнаружение ошибок

Еще одной из важнейших функций МВБ является обнаружение ошибок, возника­ющих в процессе ввода/вывода. Центральный процессор следует оповещать о каж­дом случае обнаружения ошибки. Причинами возникновения последних бывают самые разнообразные факторы, которые в первом приближении можно свести к следующим группам:

Источником ошибок может стать и несовершенство системного программного обеспечения (ПО):

• непредвиденные последовательности команд или кодовые комбинации;
• некорректное распределение памяти;
• недостаточный размер буфера ввода/вывода;
• недостаточно продуманные и оттестированные комбинации системных модулей.

Среди ошибок, порождаемых пользовательским ПО, наиболее частыми явля­ются:

• нарушение последовательности выполнения программы;
• некорректные процедуры.

Вероятность возникновения ошибки внутри процессора для современных ЦП оценивается величиной порядка 10^-18, в то время как для остальных составляющих ВМ она лежит в диапазоне 10^-8 – 10^-12.

33. Структура модуля ввода-вывода, описание регистров (привести схему).

34. Методы управления вводом-выводом: программно управляемый ввод/вывод.
Программно управляемый ввод/вывод

Наиболее простым методом управления вводом/выводом является программно управляемый ввод/вывод, часто называемый также вводом /выводом с опросом. Здесь ввод/вывод происходит под полным контролем центрального процессора и реа­лизуется специальной процедурой ввода/вывода. В этой процедуре ЦП с помощью команды ввода/вывода сообщает модулю ввода/вывода, а через него и внешнему устройству о предстоящей операции. Адрес модуля и ВУ, к которому производит­ся обращение, указывается в адресной части команды ввода или вывода. Модуль исполняет затребованное действие, после чего устанавливает в единицу соответ­ствующий бит в своем регистре состояния. Ничего другого, чтобы уведомить ЦП, модуль не предпринимает. Следовательно, для определения момента за­вершения операции или пересылки очередного элемента блока данных про­цессор должен периодически опрашивать и анализировать содержимое регис­тра состояния МВБ.

Иллюстрация процедуры программно управляемого ввода блока данных с уст­ройства ввода приведена на рис. 8.6. Данные читаются пословно. Для каждого читаемого слова ЦП должен оставаться в цикле проверки, пока не определит, что слово находится в регистре данных МВБ, то есть доступно для считывания.

Процедура начинается с выдачи процессором команды ввода, в которой указан адрес конкретного МВБ и конкретного ВУ. Существуют четыре типа команд В/ВЫВ, которые может получить МВБ: управление, проверка, чтение и за­пись.

Команды управления используются для активизации ВУ и указания требуемой операции. Например, в устройство памяти на магнитной ленте может быть выдана команда перемотки или продвижения на одну запись. Для каждого типа ВУ харак­терны специфичные для него команды управления.

Команда проверки применяется для проверки различных ситуаций, возникаю­щих в МВБ и ВУ в процессе ввода/вывода. С помощью таких команд ЦП спосо­бен выяснить, включено ли ВУ, готово ли оно к работе, завершена ли последняя операция ввода/вывода и не возникли ли в ходе ее выполнения какие-либо ошибки. Действие команды сводится к установке или сбросу соответствующих разрядов регистра состояния МВБ.

Команда чтения побуждает модуль получить элемент данных из ВУ и занести его в регистр данных (РД). ЦП может получить этот элемент данных, запросив МВБ поместить его на шину данных.

Команда записи заставляет модуль принять элемент данных (байт или слово) с шины данных и переслать его в РД с последующей передачей в ВУ.

Рис. 8.6. Программно управляемый ввод данных

 

Если к МВБ подключено несколько ВУ, то в процедуре ввода/вывода нужно производить циклический опрос всех устройств, с которыми в данный момент up-. -изводятся операции В/ВЫВ.

Из блок-схемы (см. рис. 8.6) явно виден основной недостаток программно управляемого В/ВЫВ — неэффективное использование процессора из-за ожидания готовности очередной порции информации, в течение которого никаких иных по­лезных действий ЦП не выполняет. Кроме того, пересылка даже одного слова тре­бует выполнения нескольких команд. ЦП должен тратить время на анализ битов состояния МВБ, запись в МВБ битов управления, чтение или запись данных со скоростью, определяемой внешним устройством. Все это также отрицательно ска­зывается на эффективности ввода/вывода.

Главным аргументом в пользу программно управляемого ввода/вывода является простота МВБ, поскольку основные функции по управлению В/ВЫВ берет на себя процессор. При одновременной работе с несколькими ВУ приоритет уст­ройств легко изменить программными средствами (последовательностью опроса). Наконец, подключение к СВВ новых внешних устройств или отключение ранее подключенных также реализуется без особых сложностей.

35. Методы управления вводом-выводом: ввод/вывод по прерываниям.
Ввод/вывод по прерываниям

Как уже отмечалось, основным недостатком программно управляемого В/ВЫВ являются простои процессора в ожидании, пока модуль ввода/вывода выполнит очередную операцию. Альтернативой может быть вариант, когда ЦП выдает команду В/ВЫВ, а затем продолжает делать другую полезную работу. Когда ВУ готово к обмену данными, оно через МВВ извещает об этом процессор с помощью запроса на прерывание. ЦП осуществляет передачу очередного элемента данных, после чего возобновляет выполнение прерванной программы.

Обсудим процесс ввода блока данных е использованием В/ВЫВ по прерываниям (рис. 8.7). Оставим без внимания такие подробности, как сохранение и восстановления контекста, действия, выполняемые при завершении пересылки блока данных, а также в случае возникновения ошибок.

Процедура ввода блока данных по прерываниям реализуется следующим образом. ЦП выдает команду чтения, а затем продолжает выполнение других заданий, например другой программы. Получив команду, МВВ приступает к вводу элемента данных с ВУ. Когда считанное слово оказывается в регистре данных модуля, VIBB формирует на управляющей линии сигнал прерывания ЦП. Выставив зап­рос, МВВ помещает введенную информацию на шину данных, после чего он готов к следующей операции В/ВЫВ. ЦП в конце каждого цикла команды проверяет наличие запросов прерывания. Когда от МВВ приходит такой сигнал, ЦП сохра­няет контекст текущей программы и обрабатывает прерывание. В рассматривае­мом случае ЦП читает слово из модуля, записывает его в память и выдает модулю команду на считывание очередного слова. Далее ЦП восстанавливает контекст прерванной программы и возобновляет ее выполнение.

Рис. 8.7. Ввод данных по прерыванию

 

Этот метод эффективнее программно управляемого В/ВЫВ, поскольку устра­няет ненужные ожидания, однако обработка прерывания занимает достаточно много времени ЦП. Кроме того, каждое слово, пересылаемое из памяти в модуль В/ВЫВ или в противоположном направлении, как и при программно управляе­мом В/ВЫВ, проходит через ЦП.

Определение микропроцессора. Общие сведения о микропроцессорных системах. Классификация микропроцессоров.

 

Микропроцессор-это микроэлектронное программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управляющее процессом.(реализуются в виде одной или нескольких БИС,современные на СБИС)

1971г-4й разрядный МП (4004) 1972г—8й разрядный процессор(8008)

1)По технологии изготовления(PMOS—4004,8008;NMOS---8080,8085;HMOS—8086,80186,Pentium;

CMOS(КМОП)---сигнальные и медийные МП,Athlon,Pentium MMX и др.)

2)По типу архитектуры(однокристальные МП,однокристальные МК,разрядно-модульные МП,CISC и RISC CPU,транспьютеры)

3)По разрядности данных. (2,4,8,16,32,64)

4)По назначению универсальные и специальные МП.

5)По виду обработки информации цифровые и аналоговые.

6)По характеру временной организации работы микропроцессоры делят на синхронные и асинхронные.

По внутренней структуре существует два основных принципа построения микропроцессоров: Гарвардская архитектура, Архитектура Пристонская

RISC и CISC-архитектуры процессоров. Пр