Описание работы схемы усилителя мощности

Нормальный режим работы

Нормальным режимом работы усилителя мощности назовем такой режим, при котором ДПТ находится в двигательном режиме, без наезда на концевые выключатели и без использования электромагнитной муфты. Все следующие обозначения элементов и меток берутся с Плаката 1.

Как было сказано выше, концевые выключатели не будут участвовать в данном режиме, значит, на метках DOWN_LEFT и UP_RIGHT обрыв цепи. В нормальном режиме работы усилителя мощности сигнал, управляющий драйверами СТК, приходит с процессора (метки SW1_CPU, SW2_CPU, SW3_CPU, SW4_CPU). Для начала опишем работу для движения вала ДПТ в одну сторону, принцип работы схемы для движения вала ДПТ в обратную сторону – аналогичен и его рассматривать не будем.

При обрыве схемы в метке DOWN_LEFT с выхода микросхемы триггера Шмитта DD3 выходит высокий уровень, открывающий транзистор VT1, который позволяет выходу микросхемы DD3, на которую приходит входной сигнал с процессора, управлять базой транзистора VT4, который в свою очередь позволят открывать/закрывать транзистор VT2. При открытом (закрытом) транзисторе VT2 на выходе микросхемы DD1 образуется высокий (низкий) уровень, который через логику микросхемы DD2 формирует также высокий (низкий) уровень на входе драйвера управления и защиты СТК. Таким образом процессор управляет верхним плечом полного моста. При выходе с микросхемы DD высокого уровня транзистора VT16 нижнего плеча будет открыт, тогда транзистор VT17 будет закрыт, из чего следует, что на вход микросхемы DD10 приходит низкий уровень. Для того, чтобы не допустить открытия сразу верхнего и нижнего плеч полного моста, так как это приведет к короткому замыканию полюсов источника напряжения и выходу из строя полевых транзисторов, сигнал с процессора SW2_CPU должен принимать значение логической «единицы», которая инвертируясь микросхемой DD3B позволяет с выхода DD1B снимать высокий уровень. Логический элемент DD10 отрабатывает входную «единицу» и входной «ноль», выдавая высокий уровень напряжения на вход драйвера СТК. Таким образом нижнее плечо полного моста является закрытым. Противоположная ситуация будет происходить в управлении противоположной горизонталью. На метке SW3_CPU постоянно должна присутствовать логическая «единица», приводящая к образованию высокого уровня на входе микросхемы DD14. Напротив, метка SW4_CPU должна менять свое значение напряжения для того, чтобы микросхема драйвера СТК DD18 управляла затворами транзисторов нижнего плеча полного моста. Также, открытые транзисторы VT10 и VT30 не позволяют открыться транзисторам VT9 и VT29, которые отключат электромагнитную муфту.

Таким образом, при следующих сигналах: SW1_CPU = «0», SW2_CPU = «1» (постоянный), SW3_CPU = «1» (постоянный), SW4_CPU = «0», ток полного моста будет протекать в направлении, представленном на Рисунке 54.

Рисунок 54. Направление тока через ДПТ при сигналах управления SW1_CPU = «0», SW2_CPU = «1» (постоянный), SW3_CPU = «1» (постоянный), SW4_CPU = «0».

 

При инверсных напряжениях с процессора направление тока изменится на противоположное (Рисунок 55).

Также во время нормального режима работы может возникнуть авария по перенасыщению полевого силового транзистора. При аварии на транзисторе VT6 (VT24) на вход микросхемы DD2 (DD13) через каскад защиты СТК поступает логическая единица, которая приводит к закрытию СТК до тех пор, пока напряжение на переходе транзистора не вернется в норму.

 

Рисунок 55. Направление тока через ДПТ при сигналах управления SW1_CPU = «1» (постоянный), SW2_CPU = «0», SW3_CPU = «0», SW4_CPU = «1» (постоянный).