Заглавная страница Избранные статьи Случайная статья Познавательные статьи Новые добавления Обратная связь КАТЕГОРИИ: АрхеологияБиология Генетика География Информатика История Логика Маркетинг Математика Менеджмент Механика Педагогика Религия Социология Технологии Физика Философия Финансы Химия Экология ТОП 10 на сайте Приготовление дезинфицирующих растворов различной концентрацииТехника нижней прямой подачи мяча. Франко-прусская война (причины и последствия) Организация работы процедурного кабинета Смысловое и механическое запоминание, их место и роль в усвоении знаний Коммуникативные барьеры и пути их преодоления Обработка изделий медицинского назначения многократного применения Образцы текста публицистического стиля Четыре типа изменения баланса Задачи с ответами для Всероссийской олимпиады по праву Мы поможем в написании ваших работ! ЗНАЕТЕ ЛИ ВЫ?
Влияние общества на человека
Приготовление дезинфицирующих растворов различной концентрации Практические работы по географии для 6 класса Организация работы процедурного кабинета Изменения в неживой природе осенью Уборка процедурного кабинета Сольфеджио. Все правила по сольфеджио Балочные системы. Определение реакций опор и моментов защемления |
ППЗУ (К573РФ5) в составе микропроцессорной системы
Байт данных с ШД (линии D0-D7) считывается (или записывается) по адресу, выставленному на ША (линии A0-A10). Естественно, число адресуемых ячеек составляет 211=2048. Микросхема-дешифратор К555ИД7 посредством сигнала CS# (выбор кристалла) позволяет выбрать положение ИМС ЗУ в адресном пространстве. Низкий уровень сигналов управления MEMW# и MEMR# активизирует процесс записи и чтения, соответственно. Напомним, что запись информации в данную ИМС ППЗУ возможен только вне МПС в специальном программаторе после УФ стирания путем подачи достаточно высокого напряжения на вход PG.
Аналогично можно проследить и взаимодействие программируемых ИМС параллельного интерфейса и программируемого таймера, служащих для взаимодействия МП с ВУ. На рисунке 15.4 они обозначены как PI и T. Регистры этих микросхем также доступны пользователю для чтения/записи, как и ячейки основной памяти. Однако их активизируют другие сигналы управления IOR# и IOW# (запись в порты ввода/вывода). (слайд 14).
Рисунок 15.4 – Пример взаимодействия программируемых ИМС параллельного порта (PI) КР580ВВ55А и таймера (T) КР580ВИ53 С системной магистралью компьютера; DC - дешифратор К555ИД7
Микросхема параллельного порта КР580ВВ55А (аналог Intel 8255А) позволяет переключать ШД компьютера на один из трех 8-битных портов (регистров) A, B или C. Направление передачи данных и режим работы (0-2) определяются программным способом. Чаще других используется режим 0: простой ввод-вывод. Состояние адресных линий А0 и А1 позволяет выбрать для обмена информацией регистры A, B, C или регистр управления (таймера). Режим работы параллельного интерфейса КР580ВВ55А определяется байтом, записанным в регистр управления. При работе на вывод порты A, B, C действуют как регистры, т. е. сохраняют информацию до следующей записи; при работе на ввод информация теряется. Порт С, в отличие от портов A и B, разбит на полубайты и может программироваться раздельно, т. е. мы имеем группы A и B.
В дополнение к основным режимам работы микросхема КР580ВВ55А обеспечивает возможность программной независимой установки/сброса любого бита (порт С), в этом случае старший бит в регистре управления должен быть 0. Интегральная схема КР580ВИ53 создана по n-МОП технологии, Uпит=+5 В, U1>2.4 В, U0<0.45 В, P=1 Вт, f такт <2 МГц, 24 вывода, максимальное значение счета: 216 – в двоичном коде и 104 – в двоично-десятичном. Программируемый таймер КР 580ВИ53 реализован в виде трех независимых 16-разрядных вычитающих счетчиков (каналов) с общей схемой управления. Каждый канал может работать в шести режимах. Программирование режимов работы каналов осуществляется индивидуально и в произвольном порядке путем ввода управляющих слов в регистры режимов каналов, а в счетчики – некоторого числа байт. Можно видеть (см. рисунок 15.4), что таймер обменивается информацией с 8-битной ШД через вход D, а также он связан с ША двумя линиями А0-А1, обеспечивающими выбор одного из четырех регистров (3 канала и управляющее слово). Сигналы ШУ IOR# и IOW# (чтение/запись из/во ВУ) определяют направление потока информации от МП к таймеру и наоборот. С0, С1, С2 – тактовые входы, сигналы на Е0, Е1, Е2 – разрешают или запрещают работу соответствующего канала, OU 0, OU 1, OU 2 – выходы.
Буферная память
(слайд 15). В вычислительных системах используются подсистемы с различным быстродействием, и, в частности, с различной скоростью передачи данных (рисунок 15.5). Обычно обмен данными между такими подсистемами реализуется с использованием прерываний или канала прямого доступа к памяти (ПДП). В первую очередь «Подсистема 1»формирует запрос на обслуживание по мере готовности данных к обмену. (слайд 16). Однако обслуживание прерываний связано с непроизводительными потерями времени и при пакетном обмене производительность «Подсистемы 2» заметно уменьшается. При обмене данными с использованием канала ПДП «Подсистема 1» передает данные в память «Подсистемы 2». Данный способ обмена достаточно эффективен с точки зрения быстродействия, но для его реализации необходим довольно сложный контроллер ПДП.
Рисунок 15.5 – Структурная схема обмена
|
|||||
Последнее изменение этой страницы: 2021-12-07; просмотров: 71; Нарушение авторского права страницы; Мы поможем в написании вашей работы! infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 18.221.42.164 (0.004 с.) |