Генерацию выходных воздействий на основе порядка подачи входных воздействий.

Генерацию выходных воздействий, которым однозначно соответствуют входные воздействия.

2.7.3. Однозначное отображение множества входных воздействий на множество выходных воздействий.

 

2.8. Комбинационные цепи кристалла СБИС представлены:

Функциональными элементами И, ИЛИ, НЕ и тристабильными буферами.

Функциональными элементами, обладающими сложным поведением.

2.8.3. Функциональными элементами, обладающими простым поведением.

2.9. Входным воздействием при описании поведения функционального элемента, узла или блока цифрового устройства является:

Входной одноразрядный логический сигнал, способный находиться в трёх состояниях, воспринимаемых входом: 0,1,X.

2.9.2. Полная комбинация из состояний 0,1, X на всех входах логических сигналов.

Уровень напряжения логического сигнала: высокий или низкий.

 

2.10. Сущность со сложным поведением осуществляет:

Генерацию выходных воздействий на основе внутреннего состояния, определяемого порядком подачи входных воздействий.

Отображение множества входных воздействий на множество внутренних состояний и множество выходных воздействий.

2.10.3. Генерацию выходных воздействий на основе внутреннего состояния, определяемого порядком подачи входных воздействий, и текущего поданного входного воздействия.

 

2.11. Регистровые цепи кристалла СБИС представлены:

Функциональными элементами логики и триггерами.

2.11.2. Функциональными элементами, обладающими сложным поведением.

Функциональными элементами, обладающими простым поведением.

2.12. При проектировании современных цифровых устройств на основе СБИС или ПЛИС для оптимизации быстродействия в первую очередь следует чётко представлять:

Декомпозицию проекта на управляющие и исполнительные блоки.

2.12.2. Декомпозицию проекта на комбинационные и регистровые цепи.

Возможности синтеза внутренних тактовых частот выбранной серии ПЛИС или библиотеки СБИС.

 

2.13. Основным отличием статических триггеров от динамических является:

2.13.1. Наличие в цикле работы фазы прозрачности, в течение которой триггер передаёт сигнал со входа на выход.

Наличие в цикле работы фронта управляющего сигнала, по которому триггер запоминает входные данные.

Наличие в цикле работы времени предустановки и удержания входного сигнала, необходимого для стабильной работы триггера.

 

2.14. В основе простейшего динамического триггера лежит:

Одна симметричная схема из двух перекрёстно соединённых логических элементов И-НЕ либо ИЛИ-НЕ.

2.14.2. Два статических триггера, соединённые последовательно, и управляемые одним сигналом, работающие в противофазе.

Асинхронный R-S триггер с двумя логическими элементами на входах.

 

2.15. В основе простейшего статического триггера лежит:

Два динамических триггера, соединённые последовательно, и управляемые одним сигналом, работающие в противофазе.

Асинхронный R-S триггер с двумя логическими элементами на входах.

2.15.3. Одна симметричная схема из двух перекрёстно соединённых логических элементов И-НЕ либо ИЛИ-НЕ.

 

2.16. В основе статического D-триггера типа «защёлка» лежит:

2.16.1. Асинхронный R- S триггер с двумя логическими элементами на входах.

Два динамических триггера, соединённые последовательно, и управляемые одним сигналом, работающие в противофазе.

Два статических асинхронных R-S триггера, работающие в противофазе.

 

2.17. Какой управляющий вход динамического триггера имеет наивысший приоритет:

Вход синхросигнала CLK.

Вход разрешения синхронизации CE.

2.17.3. Вход асинхронного сброса RST.

 

2.18. Какой управляющий вход динамического триггера имеет низший приоритет:

Вход синхросигнала CLK.

2.18.2. Вход разрешения синхронизации CE.

Вход асинхронного сброса RST.

2.19. Окно стабильности синхронного логического сигнала определяется:

Задержкой от входа синхросигнала CLK до установки стабильного выходного воздействия.