Метод поразрядного уравновешивания.(Л9).

Метод поразрядного уравновешивания.(Л9).

 

Основан на последовательном уточнении разрядов от старшего к младшему, при этом каждый шаг уточнения проводится в соответствии с результатом сравнения U_ВХ с аналоговым эквивалентом выходного кода. Минимизируется разница между входным напряжением и напряжением обратной связи.

U_ВХ – U_И ® min (*).

U_ОС устанавливается в соответствии с текущим значением выходного кода.

U_И – образ кода, который задается состоянием ключей.

             n

U_И(t) = U₀ S 2 ^{i – 1} z(t)

                     i=0

УСУ (устройство сравнения и управления) осуществляет управление ключами z₁ … z₂ так, чтобы обеспечить (*).

В исходном состоянии ключи разомкнуты U_И = 0.Подаем некоторое напряжение, устройство сравнения начинает управлять ключами со старшего разряда. УСУ сравнивает, не больше ли это значение входного. Если это значение не достигается, то ключ всегда должен быть замкнут. Далее переход к следующему разряду. До последнего самого младшего разряда. 

Это устройство выполняет функции компаратора.

Пример: n = 5.

Работа схемы представляется графиком:

В исходном состоянии U = 0. Пусть входное напряжение между 10 U₀ и 12 U₀.

j  U_И                    

0 0                  U_ВХ > U_И

1 16 U₀           U_ВХ < U_И (анализируется результат сравнения)

2 0                  U_ВХ > U_И

3 8 U₀             U_ВХ > U_И

4 8 U₀             U_ВХ > U_И

5 12 U₀           U_ВХ < U_И

6 8 U₀             U_ВХ > U_И

7 10 U₀           U_ВХ > U_И

8 10 U₀           U_ВХ > U_И

9 11 U₀           U_ВХ < U_И

 

Первый шаг: пробное включение старшего разряда U_И = 16 U₀

Анализ: U_ВХ < U_И Þ старший разряд необходимо отключить.

На втором шаге закрепляется значение z₅ = 0.

На третьем шаге пробное включение z₄ текущее значение U_И получаем 8U₀. Это меньше U_ВХ Þ закрепляем z₄ = 1 на четвертом шаге.

На пятом шаге пробное включение z₃. Текущее значение U_И = 12 U₀. Это больше U_ВХ Þ на шестом шаге закрепляем z₃ = 0 и т.д.

Итог: 01011 это число «11» в десятичной системе исчисления, т.о. в конце n –ого шага получим код, максимально соответствующий входному сигналу.

Точность метода определяется точностью сравнения и точностью ЦАП (точностью двойного взвешивания эталонов и точность суммирования).

Период измерения постоянный и равен n тактам. Здесь достигается минимальное время преобразования.

 

Параллельный АЦП

 

Параллельный метод заключается в сравнении преобразуемой величины с полным набором эквивалентов возможных значений выходной величины.

 

ОУ выступает в роли компаратора.

Делитель R1 – Rn предназначен для создания нормального набора напряжении U1 ¸ Un, с которыми сравнивается U_ВХ.

U1 = U_I

Un = U_II U_jÎ(U_I, U_II)

Принцип работы схемы основан на определении номера промежутка j, такого, что U_j > U_ВХ > U_j+1; тогда число m = 2ⁿ, где n – разрядность двоичного кода.

Он требует 2 ⁿ компараторов, столько же источников эталонного напряжения и столько же входов дешифратора.

Дешифратор формирует из кода N’ параллельный код, т.к. между множеством N_ВЫХ и N’ имеется однозначное соответствие. Время измерения равно времени переходных процессов в компараторе и логических устройствах.

Недостаток схемы – сложность, т.к. требуется 2 ⁿ компараторов и сложный дешифратор.

 

Лекция№10

 

Реальная схема замещения в режиме записи будет иметь вид:

U_KМАХ = (d U_ВХ(t)/dt)_МАХ *Dt

DU_УСТ определяется делителем r_ВН, R_КЗ, R_У, R_H.

Запись идет по экспоненте, в установившемся режиме имеется погрешность установления, т.е. не доходит до U_К.

 

I DU_УСТ = U_К R_У || R_H/(R_У || R_H + r_ВН + R_ЗАМ) (1)

R_У || R_H/(R_У || R_H + r_ВН + R_ЗАМ) = А.

DU_ЗАП(t) = [U_К - DU_УСТ] e ^{–(t-t0)/tз} (2), где t_З = R_У || R_H || (r_ВН + R_ЗАМ)*C»

» (r_ВН + R_ЗАМ)*C, т.к. R_У и R_H можно подобрать большими.

Вывод:

1) R_У и R_H – должны быть максимальные (из(1));

2) r_ВН и R_ЗАМ - должны быть минимальные (из(1));

3) С должны быть минимальной (из(2)); условие (А)

 

DU_ЗАП(t) = DU_УСТ + DU_ЗАП(t₀ + t_З)

h_ЗАП» U_К [K_Д + e ^{– (t0 – tз)/tз} ]/ U_KМАХ, где K_Д = А

Процесс хранения.

DU_ХР(t) = [U_К - DU_УСТ](1 - e ^{–(t – (t0 + tз))/tхр}); t_ХР = R_У || R_H || (r_ВН + R_РАЗ)*C»

» R_У || R_H || R_РАЗ*C   (3)

Поскольку DU_ХР(t) величина маленькая, то (3) можно заменить линейной зависимостью, только для t₀ + t_З:

DU_ХР(t) = (U_К - DU_УСТ)(- (t – (t₀ + t_З))/t_ХР (3^’)

h_ХР» U_Кt_ХР/ U_KМАХt_ХР.

DU_S = DU_ЗАП(t₀ + t_З) + DU_УСТ + DU_ХР(t₀ + t_З + t_ХР)

h_S = h_ЗАП.

Из (3) следует, что R_У, R_H, r_ВН аналогичное значение, а R_РАЗ стремится к ¥.

Для улучшения хранения, С должно быть максимальным. условие (Б).

Условия (А) и (Б) противоречат друг другу, поэтому при реальном проектировании, задача разработчика найти оптимальное значение С. При этом необходимо выбрать элементную базу, прежде всего ключи, конденсатор, буферные ОУ. А так же назначить оптимальное значение t_З.

Исходные данные для синтеза УВХ является DU_S. Исходя из этого DU_УСТ нужно снизить, а DU_ЗАП(t₀ + t_З) и DU_ХР(t₀ + t_З + t_ХР) назначают равными.

 

Схема реализации УВХ.

Для обеспечения минимального r_ВН можем использовать КМОП транзистор:

 

Если учитывать ВАХ:

для обеспечения режима записи, необходимо, чтобы

I) U_ЗОТК ³ U_ОТК + U_ВХМАХ

режим хранения

II) U_ВХMIN – |U_ПОР| ³ U_ЗЗАКР

Чтобы не искать источник импульсов удовлетворяющий I и II можно использовать микросхемы стандартных ключей (561 КТ1; 176 КТ3; 590 КН2 и другие.).

Недостатки схемы: Невысокая точность записи, т.к. запись осуществляется по разомкнутому принципу, т.е. сигнал формируется последовательно.

 

Аналоговый частотный детектор(АЧД)

 

Устройство воспринимающее в качестве входного параметра частоту или изменение частоты. Принцип ЧД можно реализовать с помощью фильтра, имеющего линейный участок АЧХ.

Пример реализации схемы:

U₁ = H(2pf) U_m sin[2pf + j₀ + j(2pf)]

U_ВЫХ = H(2pf) U_m   

Проводим линеаризацию:                                   

U₁ = К₁(f – f₀) U_m sin[2pf + j₀ + j(2pf)]      Ý      

U_ВЫХ = К₁(f – f₀)U_m                                      (*)

 К₁ = d H(2pf)/ d f |_f0                                        ß

Чем больше наклон (больше добротность Ф), тем больше чувствительность. Но тем уже диапазон, в котором допускается замена (*).

Для получения необходимой точности АЧД, амплитуда U_ВХ должна быть постоянной и наклон АЧХ должен быть стабильным. В качестве фильтра нередко применяют колебательный контур(только распространенный).

В реальных схемах используют 2 колебательных контура со смещением резонансов и используют в дифференциальной схеме.

 

 

Фазовый детектор.

 

Устройство, формирующее на выходе сигнал постоянного тока, величина которого пропорциональна сдвигу фазы входного сигнала относительно опорного сигнала с нулевой начальной фазой.

I)

Пример реализации. Можно выполнить на базе перемножителя сигналов.

U₁(t) = U_ВХ(t)*U_ОП(t) = U_ОП *U_m sin(wt)sin(wt + j) = U_ОПU_m [cos(2wt + j) +

+ cosj]/2

U_ВЫХ = U_ОПU_mH₀cosj/2

U_ВЫХ» U_ОПU_mH₀(j + p/2)/2

Чтобы характеристика максимально приблизилась к линейной, нужно, чтобы фазовый сдвиг между входным и опорным сигналом был p/2 (начальный фазовый сдвиг), т.к. в качестве U_ОП нужно подавать cos. При этом диапазон измерения несколько десятков градусов.

Недостаток данного принципа: ограниченный диапазон преобразования сдвига фаз.

II) С применением УВХ

 

 

Л13

Статическая характеристика совпадает с формой входного сигнала.

 

Фазоимпульсный детектор.

 

Формирует на выходе сигнал пропорциональный сдвигу фаз двух импульсных сигналов.

j = Dt2p/T

U_ВЫХ = U_1СРЕДН = Dt U₀/T =(2p/ U₀)-j

Входные сигналы должны быть симметричными.

Недостаток: выходной сигнал не зависит от сдвига фаз.

Синхронный детектор.

 

Устройство, осуществляющее детектирование параметров входного сигнала по фазе и амплитуде относительно опорного сигнала.

Синхронное детектирование обеспечивает наивысшую степень селекции входного сигнала по частоте. Максимальное качество обработки сигналов переменного тока может быть обеспечено только при наличии опорного сигнала.

 

Преобразователь сдвига фаз.

N = Dt f_T - DN = (DN £ 2) = (Т_ВЫХ f_T/2p)j - DN

Недостаток:

I) Схема пригодна только для измерения сдвига фаз сигналов постоянной частоты.

II) Независимость входного кода от знака сдвига фаз.

 

 

Принцип работы (а):

 

 

1. Пусть первым по времени в “1” установится U_ВХ. Тогда на выходе Т₊ установится “1”. Следовательно, начинается счет импульса G по входу счетчика. Как только в “1” устанавливается и U_ОП, на входе Т_ устанавливается высокий уровень и на выходе элемента & появляется логическая единица. Следовательно, оба триггера переходят в состояние “0”. Счет заканчивается. В результате N = Dt f_T - DN.

2. Если U_ВХ отстает от U_ОП, то первым срабатывает нижний триггер. Т_ устанавливается в “1”, а приход переднего фронта U_ВХ устанавливает Т в “+1”. Формируется сброс триггеров и счет импульсов G заканчивается, но в этом случае импульсы G поступали на вход “-1”.

N = Dt f_T - DN.

Метод поразрядного уравновешивания.(Л9).

 

Основан на последовательном уточнении разрядов от старшего к младшему, при этом каждый шаг уточнения проводится в соответствии с результатом сравнения U_ВХ с аналоговым эквивалентом выходного кода. Минимизируется разница между входным напряжением и напряжением обратной связи.

U_ВХ – U_И ® min (*).

U_ОС устанавливается в соответствии с текущим значением выходного кода.

U_И – образ кода, который задается состоянием ключей.

             n

U_И(t) = U₀ S 2 ^{i – 1} z(t)

                     i=0

УСУ (устройство сравнения и управления) осуществляет управление ключами z₁ … z₂ так, чтобы обеспечить (*).

В исходном состоянии ключи разомкнуты U_И = 0.Подаем некоторое напряжение, устройство сравнения начинает управлять ключами со старшего разряда. УСУ сравнивает, не больше ли это значение входного. Если это значение не достигается, то ключ всегда должен быть замкнут. Далее переход к следующему разряду. До последнего самого младшего разряда. 

Это устройство выполняет функции компаратора.

Пример: n = 5.

Работа схемы представляется графиком:

В исходном состоянии U = 0. Пусть входное напряжение между 10 U₀ и 12 U₀.

j  U_И                    

0 0                  U_ВХ > U_И

1 16 U₀           U_ВХ < U_И (анализируется результат сравнения)

2 0                  U_ВХ > U_И

3 8 U₀             U_ВХ > U_И

4 8 U₀             U_ВХ > U_И

5 12 U₀           U_ВХ < U_И

6 8 U₀             U_ВХ > U_И

7 10 U₀           U_ВХ > U_И

8 10 U₀           U_ВХ > U_И

9 11 U₀           U_ВХ < U_И

 

Первый шаг: пробное включение старшего разряда U_И = 16 U₀

Анализ: U_ВХ < U_И Þ старший разряд необходимо отключить.

На втором шаге закрепляется значение z₅ = 0.

На третьем шаге пробное включение z₄ текущее значение U_И получаем 8U₀. Это меньше U_ВХ Þ закрепляем z₄ = 1 на четвертом шаге.

На пятом шаге пробное включение z₃. Текущее значение U_И = 12 U₀. Это больше U_ВХ Þ на шестом шаге закрепляем z₃ = 0 и т.д.

Итог: 01011 это число «11» в десятичной системе исчисления, т.о. в конце n –ого шага получим код, максимально соответствующий входному сигналу.

Точность метода определяется точностью сравнения и точностью ЦАП (точностью двойного взвешивания эталонов и точность суммирования).

Период измерения постоянный и равен n тактам. Здесь достигается минимальное время преобразования.

 

Параллельный АЦП

 

Параллельный метод заключается в сравнении преобразуемой величины с полным набором эквивалентов возможных значений выходной величины.

 

ОУ выступает в роли компаратора.

Делитель R1 – Rn предназначен для создания нормального набора напряжении U1 ¸ Un, с которыми сравнивается U_ВХ.

U1 = U_I

Un = U_II U_jÎ(U_I, U_II)

Принцип работы схемы основан на определении номера промежутка j, такого, что U_j > U_ВХ > U_j+1; тогда число m = 2ⁿ, где n – разрядность двоичного кода.

Он требует 2 ⁿ компараторов, столько же источников эталонного напряжения и столько же входов дешифратора.

Дешифратор формирует из кода N’ параллельный код, т.к. между множеством N_ВЫХ и N’ имеется однозначное соответствие. Время измерения равно времени переходных процессов в компараторе и логических устройствах.

Недостаток схемы – сложность, т.к. требуется 2 ⁿ компараторов и сложный дешифратор.