Архитектура 8-разрядного однокристального

Микропроцессора серии К580

Общая характеристика однокристального МП

Серии К580

Микропроцессор КР580ИК80А является программируемой универсальной БИС, может считывать информацию из внешних устройств, памяти и производить над ней арифметические и логические операции, анализировать результаты вычислений и записывать данные в память и внешние устройства, функционируя при этом под управлением команд из некоторого фиксированного множества.

Микропроцессорная БИС КР580ИК80 представляет собой однокристальный 8-разрядный МП с двумя магистралями: однонаправленной 16-разрядной адресной магистралью (МА), двунаправленной 8-разрядной магистралью данных (МД) и 12 сигналами управления (шесть входных и шесть выходных).

Таблица 1 - Технические характеристики БИС КР580ИК80

Условное обозначение МП БИС К580ИК80 приведено на рисунке 2.

Функциональное назначение внешних

выводов МП БИС КР580ИК80:

Адресная шина (А0-А15), обеспечи-

вающая адресацию к любой из 216

8-разрядной ячейке памяти или внеш-

него устройства (ВУ);

Двунаправленная шина данных

(Д0-Д7), используемая для обмена

информации с памятью или ВУ;

Шина управления (выходная):

СИНХР (SYNC) - на этом выходе МП

БИС фпрмируется сигнал СИНХР в

начале каждого машинного цикла;

П (DBIN,прием) - сигнал ПРИЕМ

на этом выходе указывает на готов-

ность МП БИС к приему данных;

ОЖД (WAIT,ожидание) - сигнал ОЖД

на этом выходе указывает что МП

находится в состоянии ожидания;

ЗП (WR)- на этом выходе МП БИС

сигнал ЗП указывает, что данные

выданы МП БИС и установлены на

МД (магистраль данных) и могут быть

записаны в ВУ;

П.ЗХ (HLDA, подтверждение захвата) - на этом выходе МП БИС сигнал П.ЗХ появляется в ответ на сигнал З.ЗХ (запрос захвата) и указывает, что МД и МА находятся в состоянии высокого сопротивления;

Р.ПР (INTE, разрешение прерывания) - на этом выходе сигнал Р.ПР указывает на состояние внутреннего триггера разрешения прерывания МП БИС. Состояние триггера может быть установлено программно с помощью команд EI,DI. При уровне “0” на выходе Р.ПР прием запросов прерывания МП БИС невозможен.

Шина управления (входная):

Г (READY, готов) - сигнал ГОТОВ на этом входе информирует о готовности ВУ к обмену информацией с МП БИС. При уровне “0” МП БИС будет находиться в состоянии ОЖИДАНИЕ.

З.ЗХ (HOLT, запрос захвата) - вход, используемый для подачи сигнала З.ЗХ на переход МП БИС в состояние ЗАХВАТ, в котором МА и МД переходят в третье состояние (высокое сопротивление). Обычно состояние используется для организации обмена информацией по каналу прямого доступа к памяти;

З.ПР (INT, запрос прерывания) - вход, используемый для подачи сигнала З.ПР. Сигнал поступает от внешнего источника на прерывание выполнения основной программы и переход на выполнение подпрограмм обслуживания прерывания. Сигнал запроса прерывания не воспринимается МП БИС при работе его в режимах ЗАХВАТ, ОЖИДАНИЕ или нулевом состоянии внутреннего тригера разрешения прерывания;

R (RESET)- вход, по которому поступает сигнал на начальную установку МП БИС, при этом обнуляется его программный счетчик, внутренние триггеры, формирующие сигналы Р.ПР и П.ЗХ;

CLK1,2 - входы для подачи тактовых сигналов Ф1(СДК1) и Ф2(СДК2). Эти сигналы являются не пересекающимися во времени сигналами, определяющими тактовую частоту работы МП БИС.

Структурная схема МП

Микропроцессорная БИС, представленная на рисунке 3, включает в себя следующие функциональные блоки:

- блок регистров;

- арифметическо-логический блок;

- устройство управления (УУ);

- буферные схемы шины данных (БФД) и шины адреса (БФА).

Секция регистров включает шесть 16-разрядных регистров: W,Z,B,C,D,E,H,L; РС (программный счетчик) и SP (указатель стека). Шесть 8-разрядных регистров общего назначения составлены в пары регистров:B,C; D,E; H,L. Они могут быть использованы в программах как отдельные 8-разрядные регистры или как три 16-разрядных регистра (B,D,H).

Программный счетчик РС содержит текущий адрес памяти, к которому обращается программа. Содержание РС автоматически изменяется в течении каждого цикла команды.

Указатель стека SР содержит адрес памяти, начиная с которого ее можно применять для хранения и восстановления содержимого программно- доступных регистров МП БИС. Указатель стека SP служит для работы со стековой памятью и определяет адрес последней занятой ячейки стека.

Буферные регистры 0W,Z не являются программно доступными регистрами и используются для выполнения команд внутри МП БИС.

Арифметическо-логический блок выполняет арифметические и логические операции под воздействием устройства управления МП БИС. Он включает в себя 8-разрядное АЛУ, схему десятичной коррекции ДК, построенной на базе ПЗУ, 5-ти разрядный регистр признаков, аккумулятор А, буфер аккумуляторя БФА и буферный регистр БФРг. Арифметическо-логический блок позволяет осуществить арифметические операции сложения, вычитания, а также основные логические операции (И, ИЛИ, исключающее ИЛИ) и сдвиг. При проведении операции одно число всегда берется из буфера аккумулятора, а другое - из буферного регистра. По результату выполнения арифметико-логических операций АЛБ устанавливает в регистре признаков пять знаков.

Признак переноса (Carry - C) устанавливается в единицу, если при выполнении команд появляется единица переноса из старшего разряда.

Дополнительный признак переноса (Auxiliary carry - АС) устанавливается в единицу, если при выполнении команд возникает единица переноса из третьего разряда числа. Состояние разряда может быть проанализировано лишь командой десятичной коррекции числа.

Признак знака (Sign - S) в машинном слове можно представить числом от -128 до 127. В этом случае седьмой (старший) разряд числа - его знак. Единица в седьмом разряде при такой записи будет указывать на отрицательное число, а ноль- на положительное.

В разряд нулевого признака (Zero -Z) записывается единица, если при выполнении команды результат равен нулю.

В разряд признака четности (Parity - P) записывается единица, если при выполнении команды количество единиц в разрядах результата будет четным.

Регистр команд РгК и дешифратор команды ДШК используются в МП БИС для получения и дешифрации кода команды. При извлечении команды первый байт, содержащий ее код, помещается в регистр команды и поступает на дешифратор команд. Дешишифратор совместно с устройством управления и синхросигналами Ф1 и Ф2 формируют управляющие сигналы для всех внутренних блоков МП БИС, а также его выходные сигналы управления и состояния.

Выполнение каждой команды производится в МП БИС в строго определенной последованности, определяемой кодом команды, и синхронизируется во времени сигналами Ф1 и Ф2 тактового генератора.

Период синхросигналов CLK1 и CLK2 называется МАШИННЫМ ТАКТОМ (Т). Длительность машинного такта Т может быть установлена произвольно в диапазоне от 0.5 до 2 микросекунд.

При использовании МП БИС необходимо ясно представлять динамику его работы, т.е. на каких магистралях, в зависимости от каких управляющих сигналов и когда МП БИС будет выдавать ту или иную информацию. Это в дальнейшем поможет понимать работу схем, позволяющих согласовывать ее с различными периферийными устройствами микро-ЭВМ.

При анализе процессов будем использовать следующие понятия:

Машинный цикл (М)-время, требуемое для извлечения из памяти один байт информации или выполнение команды, определяемой одним машинным словом. Машинный цикл может состоять из 3-5 машинных тактов.

Время выполнения команды - время получения, декодирования и выполнения команды.

В зависимости от вида команды это время может состоять из 1-5 машинных циклов. Для МП БИС КР580ИК80 существует 10 различных типов машинных циклов:

1. Извлечение кода команды (М1).

2. Чтение данных из памяти.

3. Запись данных в память.

4. Извлечение из стека.

5. Запись данных в стек.

6. Ввод данных из внешнего устройства.

7. Запись данных во внешнее устройство.

8. Цикл обслуживания прерывания.

9. Останов.

10. Обслуживание прерываний при работе МП БИС в режиме останова.

Тип выполняемого цикла МП указывает на первом такте каждого машинного цикла с помощью 8-разрядного слова состояния, выдаваемого на ШД.

Отдельные разряды слова состояния задействуются в микро-ЭВМ для формирования магистрали управления. Слово состояния выдается на ШД лишь на интервале синхросигналов С (такты Т1 и Т2), а используется на протяжении всего машинного цикла, поэтому необходимо записать его в специальный регистр слова состояния РгСС. На рисунке 4 приведена схема записи слова состояния.

Запись осуществляется с использованием сигнала “Синхро” и тактового импульса Ф1. Сигнал “Синхро” появляется в начале каждого цикла и занимает промежуток времени между положительными фронтами тактового импульса Ф2 на тактах Т1 и Т2. Таким образом, запись слова состояния осуществляется сигналом Ф1 на такте Т2.

Состояние разрядов в регистре состояний для всех типов машинных циклов приведены в таблице 2.

Таблица 2 - Слово состояния процессора

Рассмотрим временные диаграммы работы процессора при различных машинных циклах.