Алгоритм нахождения суммы чисел по модулю

Сущность предлагаемого алгоритма заключается в реализации следующего способа суммирования двух чисел и по модулю m. Если (a + b)< m, то выполняется обычное суммирование S = a + b и эта сумма S является результатом. Если же (S = a + b)> m и по исходному условию сумма S при и не может превышать 2 m -2, то из суммы S вычитается значение m и результат является суммой (a + b) mod m. При этом на выходе переноса сумматора, осуществляющего вычитание, появляется сигнал. Данный сигнал является признаком превышения суммы S значения m и используется для выбора результата (a + b) или (a + b)- m. В соответствии с этим полный одноразрядный сумматор по модулю, из которого затем может быть составлен сумматор по модулю для произвольного числа разрядов, должен выполнить суммирование a_i и b_i разрядов с учетом разряда переноса p_Ini из младших разрядов и полученную сумму S_i выдать на выход устройства при отсутствии сигнала переноса модуля со старшего разряда или вычесть из нее разряд модуля m_i при наличии такового.

На рисунке 4 представлена схема полного одноразрядного сумматора по модулю.

Рисунок 4 - Полный одноразрядный сумматор по модулю

Алгоритм реализации многоразрядного параллельного сумматора по модулю с последовательным переносом

Сущность предложенного решения заключается в реализации следующего способа суммирования по модулю.

При сложении двух чисел, представленных в виде двоичных кодов
A (a ₁,..., a_n) и B (b ₁,..., b_n) образуется сумма С (с ₁,..., с_{n+ 1}). Чтобы найти результат суммирования чисел A и B по модулю M (m ₁, … m_{n+ 1}), необходимо найти решение разности С (с ₁,..., с_{n+ 1}) – M (m ₁, …, m_{n+ 1}). Если полученное значение отрицательно, то S (s ₁,…, s_{n+ 1})= С (с ₁,..., с_{n+ 1}), если положительное, то S (s ₁,…, s_{n+ 1})= С (с ₁,..., с_{n+ 1}) – M (m ₁, …, m_{n+ 1}).

Рисунок 5 - Многоразрядный параллельный сумматор по модулю с последовательным переносом

Рисунок 6 - Одноразрядный параллельный сумматор по модулю

Выводы по главе

Реализация алгоритмов нахождения суммы чисел по модулю в цифровых сигнальных процессорах для криптографических приложений должна обеспечить следующие требования:

- работу цифровых сигнальных процессоров в реальном масштабе времени;

- отсутствие ограничений по значениям используемых модулей;

- возможность оперативной смены используемого модуля;

- разумный объем используемого оборудования;

- возможность наращивания структуры при повышении разрядности используемых чисел.

Разработанные алгоритмы и технические решения для цифровых сигнальных процессоров на их основе позволят существенно увеличить скорость обработки данных в криптографических приложениях.

ЗАКЛЮЧЕНИЕ

В дипломной работе решены задачи по теоретическому обоснованию нахождения суммы чисел по модулю в криптографических приложениях, проведен анализ архитектуры и принципов построения современных цифровых сигнальных процессоров, разработаны рекомендации по использованию алгоритмов нахождения суммы чисел по модулю в цифровых сигнальных процессорах.

В результате анализа проблем защиты информации в компьютерных системах было выявлено, что:

– основными задачами криптографии, использующими вычисление суммы чисел по модулю являются задачи обеспечения секретности передаваемых сообщений и задачи использования криптографических методов автоматизации процессов передачи и обработки информации;

– для эффективного решения этих задач в реальном масштабе времени необходимо использовать специализированные цифровые сигнальные процессоры, предварительно проанализировав архитектуру и принципы их построения.

При анализе архитектуры и принципов построения современных цифровых сигнальных процессоров было показано, что при выборе процессора цифровой обработки сигналов для криптографических приложений следует учитывать такие специфические факторы как архитектурные особенности, скорость выполнения, тип арифметики и длину слова

Реализация алгоритмов нахождения суммы чисел по модулю в цифровых сигнальных процессорах для криптографических приложений должна обеспечить следующие требования:

- работу цифровых сигнальных процессоров в реальном масштабе времени;

- отсутствие ограничений по значениям используемых модулей;

- возможность оперативной смены используемого модуля;

- разумный объем используемого оборудования;

- возможность наращивания структуры при повышении разрядности используемых чисел.

На основании обоснованных требований к аппаратным средствам реализации алгоритмов нахождения суммы чисел по модулю в криптографических приложениях были разработаны практические рекомендации по использованию алгоритма нахождения суммы чисел по модулю. В результате исследований были также предложены технические решения для реализации разработанных алгоритмов аппаратными средствами в цифровых сигнальных процессорах. Разработанные алгоритмы и технические решения для цифровых сигнальных процессоров на их основе позволят существенно увеличить скорость обработки данных в криптографических приложениях.