Методические указания по выполнению задачи 5.5

1. Заданный коэффициент счета К _сч счетчика обеспечивается введением обратной связи, в которой можно использовать любые логические элементы.

2. Временные диаграммы входных и выходных сигналов располагать одна под другой.

Задача 5.6

По заданной в задаче 5.3 логической функции составить таблицу истинности и разработать схему устройства на мультиплексоре К155КП1 [5, 15, 19]. Изобразить принципиальную схему полученного устройства.

Методические указания по выполнению задачи 5.6

1. Мультиплексор использовать как обобщенную логическую схему.

2. На адресные входы подать наборы входных сигналов x ₁ – x ₄, а на информационные входы подать логические сигналы “0” или “1” в соответствии с таблицей истинности.

3. Сигнал логической “1” подается путем подключения соответствующего входа мультиплексора к “+” источника питания через резистор 1 кОм. Сигнал логического “0” подается путем подключения соответствующего входа мультиплексора к общему проводу.

Задача 5.7

Изобразить принципиальную схему коммутатора 8-ми каналов на 1 с использованием мультиплексора К155КП7 [5, 15, 19]. На адресные входы коммутатора подается трехразрядный двоичный код А ₀ А ₁ А ₂ (рис. 5.4).

На три информационных входа D, номера которых заданы таблицей 5.6, подаются сигналы S ₁, S ₂, S ₃: S ₁ – импульсы с частотой 40 кГц и скважностью 2; S ₂ – импульсы с частотой 50 кГц и скважностью 5; S ₃ – импульсы с частотой 20 кГц и скважностью 4. На остальные входы мультиплексора и на вход разрешения подается логический “0”.

Изобразить в масштабе временные диаграммы входных и выходного (на прямом выходе) сигналов коммутатора.

Таблица 5.6

№ вар-та	Сигнал S 1	Сигнал S 2	Сигнал S 3	№ вар-та	Сигнал S 1	Сигнал S 2	Сигнал S 3
	D 0 D 1 D 3 D 1 D 0 D 1 D 2 D 3 D 1 D 0 D 2 D 0 D 3 D 1 D 0 D 2 D 0 D 1 D 2 D 3 D 0 D 0 D 1 D 2 D 1 D 0	D 6 D 5 D 4 D 2 D 2 D 3 D 5 D 5 D 4 D 4 D 4 D 1 D 5 D 3 D 5 D 3 D 1 D 4 D 6 D 4 D 3 D 5 D 2 D 5 D 2 D 1	D 7 D 6 D 5 D 3 D 4 D 4 D 7 D 6 D 5 D 7 D 6 D 3 D 7 D 6 D 7 D 6 D 4 D 7 D 7 D 6 D 4 D 6 D 7 D 6 D 4 D 5		D 4 D 2 D 0 D 1 D 4 D 0 D 1 D 0 D 2 D 0 D 3 D 5 D 0 D 2 D 0 D 1 D 4 D 2 D 0 D 1 D 2 D 1 D 0 D 1 D 0	D 5 D 3 D 2 D 4 D 5 D 1 D 2 D 3 D 5 D 1 D 4 D 6 D 2 D 4 D 3 D 2 D 6 D 4 D 2 D 3 D 3 D 6 D 4 D 3 D 4	D 7 D 5 D 6 D 6 D 6 D 2 D 5 D 6 D 6 D 7 D 7 D 7 D 3 D 7 D 5 D 6 D 7 D 5 D 7 D 5 D 4 D 7 D 5 D 7 D 6

Методические указания по выполнению задачи 5.7

1. В начальный момент времени входные сигналы на информационных входах D имеют уровень логического “0”.

2. Изображать временные диаграммы входных сигналов только на трех информационных входах D, номера которых заданы таблицей 5.6.

3. Временные диаграммы входных и выходного сигналов располагать одна под другой.

Задача 5.8

Аналого-цифровой преобразователь (АЦП) последовательного счета (следящий), схема которого приведена на рис. 5.5, преобразует входное напряжение u _вх в четырехразрядный цифровой код Q₃ Q₂ Q₁ Q₀. В таблице 5.7 для каждого варианта заданы: частота f _г генератора тактовых импульсов ГТИ; величина входного напряжения постоянного тока U _вх; величина опорного напряжения U _оп цифро-аналогового преобразователя (ЦАП).

Изобразить в масштабе временные диаграммы напряжений u _вх, u _ЦАП и сигналов на выходах генератора ГТИ и счетчика DD 1.

Определить время установления t _у и выходной цифровой код Q₃ Q₂ Q₁ Q₀ после преобразования.

Примечание. Считать, что цифровые сигналы элементов АЦП имеют логические уровни ТТЛ.

Таблица 5.7

№ вар-та	f г, МГц	U вх, В	U оп, В	№ вар-та	f г, МГц	U вх, В	U оп, В
	1,1 3,0 2,0 2,2 1,0 4,0 2,0 4,3 3,2 1,2 5,1		8,0 9,5 8,5 10,5 11,5 8,0 9,5		2,3 5,4 3,3 3,0 4,1 1,0 5,0 3,0 4,2 2,5 4,0		8,0 9,0 9,5 8,0 11,5 10,5 8,5

Продолжение табл. 5.7