Методика розрахунку курсової роботи

ВСТУП

 

Комп'ютерна схемотехника - дисципліна, що вивчає методи аналізу, синтезу і способи технічної реалізації схем електронних обчислювальних машин (ЕОМ) і їхніх компонентів. Розвиток комп'ютерної схемотехники є основою вдосконалення архітектури ЕОМ, підвищення якості реалізації компонентів, збільшення швидкодії і нарощування функціональності. ЕОМ виконують арифметичні і логічні операції, при цьому використовуються числа й логічні змінні. Числа несуть інформацію про кількісні характеристики системи; над ними виробляються арифметичні дії. Логічні змінні визначають стан системи або приналежність її до певного класу станів (комутація каналів, керування роботою ЕОМ по програмі і т.п.). Логічні змінні можуть приймати тільки два значення: істина і неправда. У пристроях цифрової обробки інформації цим двом значенням змінних ставиться у відповідність два рівні напруги: високий (логічна "1") і низький (логічний 0").

Елементи, які здійснюють найпростіші операції над такими двійковими сигналами, називають логічними. На основі логічних елементів розробляються пристрої, які виконують і арифметичні, і логічні операції. Розгляду таких пристроїв і присвячена курсова робота.

 

 

3.1ЦИФРОВІ ПРИСТРОЇ ТА ЛОГІЧНІ ЕЛЕМЕНТИ

 

3.1.1 Цифрові сигнали і цифрові пристрої

 

Цифрова інформація – інформація, що представлена у вигляді цифрового коду. Найбільш поширеною є двійкова форма представлення цифрової інформації. У цьому випадку цифровий сигнал приймає два значення, які називають: логічний “0”і логічна “1”.

Цифровий пристрій – це пристрій, що призначений для приймання, оброблення і передавання цифрової інформації.

Цифровий елемент – це пристрій, що виконує одну із задач реалізації логічних функцій, запам’ятовування інформації, перетворення, формування і посилення сигналів.Усі види цифрових елементів можна поділити на три групи:

- логічні;

- функціональні;

- допоміжні.

Логічний елемент (ЛЕ)– це цифровий пристрій, що реалізує одну логічну функцію. Такі пристрої називають однофункціональними. Логічні війкові функції називають булевими на ім’я англійського математика ХІХ ст.. Дж. Буля.

Функціональний елемент (ФЕ) – це пристрій, що реалізує кілька логічних функцій.

Запам’ятовувальний елемент (ЗЕ) – це пристрій, що реалізує функцію запам’ятовування цифрової інформації.

Підсилювально-формувальні елементи (ПФЕ) – це пристрої, що забезпечують зміну параметрів цифрового сигналу або формування цифрового сигналу з заданими параметрами. Це можуть бути пристрої, що забезпечують перетворення рівнів цифрового сигналу, підсилювачі потужності, генератори цифрових сигналів, тощо.

Класифікація елементів цифрових пристроїв представлена на рис. 1.1.

 

В цифрових пристроях логічним змінним 0 і 1 відповідає напруга певного рівня або форми. Найчастіше використовується два способи представлення логічного 0 та логічної 1 у виді електричних сигналів: потенціальний (рис.1.2) та імпульсний (рис.1.3).

При потенціальному способі для відображення логічних 0 і 1 використовується напруга двох рівнів. Можливі два варіанти такого представлення: високий рівень відповідає логічній 1, а низький – логічному 0 (при такому способі кажуть про позитивну логіку) або високий рівень відповідає логічному 0, а низький – логічній 1 (при такому способі кажуть про негативну логіку). На практиці частіше використовується позитивна логіка. Значення логічних змінних при такому представленні можна визначити у будь-який момент часу.

 

 

При імпульсній формі логічній 1 відповідає наявність імпульсу в певний момент часу, а логічному 0 – його відсутність. Ці моменти часу називають тактовими моментами. Значення логічних змінних можна визначити тільки у ці моменти.

 

 

 

Цифрові пристрої розрізняють за способом вводу та виводу кодових слів:

- послідовного типу, в яких символи (розряди) вхідних кодових слів поступають не одночасно, а послідовно, символ за символом (в так званій послідовній формі), в цій же послідовній формі видається вихідне кодове слово;

- паралельного типу, в яких символи (розряди) вхідних кодових слів поступають одночасно (в так званій паралельній формі), в цій же паралельній формі видається вихідне кодове слово;

- змішаного типу, в яких вхідні та вихідні кодові слова представлені у різних формах.

Очевидно, при послідовній формі прийому та видачі кодових слів цифровий пристрій повинен мати окремий вхід для кожного вхідного слова та окремий вихід для кожного вихідного слова (рис.1.4,а). При паралельній формі цифровий пристрій мусить мати окремий вхід і окремий вихід для кожного розряду кожного вхідного і кожного вихідного кодового слова (рис.1.4,б).

 

 

	а)

На рис.1.4,а і 1.4,б на вході цифрового пристрою діють дві трьохрозрядні кодові комбінації (кодові слова) 101 і 011, а на виході формується одна трьохрозрядна кодова комбінація (кодове слово) 110.

За способом функціонування цифрові пристрої діляться на комбінацій й послідовнісні.

В комбінаційних цифрових пристроях сигнали на виходах залежать лише від комбінації вхідних сигналів в даний момент часу і не залежать від сигналів, які діяли на входах раніше, тобто не залежать від попереднього стану цифрового пристрою. Їх ще називають автоматами без пам’яті.

В послідовнісних цифрових пристроях сигнали на виходах залежать від комбінації вхідних сигналів в даний момент часу і від сигналів, які діяли на входах раніше, тобто залежать від попереднього стану цифрового пристрою. Їх ще називають автоматами з пам’яттю.

 

3.1.2 Логічні елементи

 

Логічними елементами називаються елементи, що виконують логічні операції І, АБО, НІ і комбінації цих операцій. Вданий час у переважній більшості застосовуються електронні логічні елементи, причому електронні логічні елементи входять до складу мікросхем. Маючи в розпорядженні логічні елементи І, АБО, НІ, можна сконструювати цифровий електронний пристрій будь-якої складності. Електронна частина будь-якого комп'ютера складається з логічних елементів.

Як правило, паспортне позначення логічного елемента відповідає функції, реалізованою "позитивною логікою". Логічні елементи І, АБО, НІ мають один вихід, число входів логічних елементів І, АБО може бути будь-яким починаючи із двох. Логічні елементи І и АБО, що випускаються у складі мікросхем, зазвичай мають 2, 3, 4, 8 входів. У назві елемента перша цифра вказує число входів.

Розглянемо логічний елемент 2І. Він виконує операцію логічного множення. На рисунку 1.1 наведена схема логічного елемента 2І для режиму позитивної логіки, та таблиця істиності.

 

Рисунок 1.1

 

Позначення логічного елемента 2І на принципових схемах показано на рисунку 1.1,б. Знак & (амперсант) у лівому верхньому куті прямокутника вказує, що це логічний елемент І. Перші дві букви позначення DD1.2 указують на те, що це цифрова мікросхема, цифра ліворуч від крапки вказує номер мікросхеми на принциповій схемі, а цифра праворуч від крапки - номер логічного елемента в складі даної мікросхеми.

Функціонування логічного елемента звичайно задають таблицею істинності рисунок 1.1в. Тому що мікросхема має для подачі вхідних сигналів два входи, то можливі 2²=4 різні комбінації вхідних сигналів. Введення поняття активного логічного рівня істотно полегшує аналіз функціонування складних цифрових пристроїв. Активним логічним рівнем на вході елемента (логічний нуль, логічна одиниця) називається такий рівень, що однозначно задає стан на виході елемента незалежно від логічних рівнів на інших входах елемента. Активний логічний рівень на одному із входів елемента визначає рівень на його виході. Рівні, зворотні активним, називаються пасивними логічними рівнями.

 

Активним логічним рівнем для елементів І є логічний нуль. Нехай, наприклад, маємо логічний елемент 8І. Необхідно проаналізувати 2⁸=256 різних станів для складання таблиці істинності цього елемента. Скористаємося поняттям активного логічного рівня. Якщо хоча б на одному із входів цього елемента буде активний логічний рівень, то стан на виході елемента визначено однозначно і немає необхідності аналізувати стани на інших входах елемента. Таким чином, таблицю істинності логічного елемента 8І можна звести до двох рядків: на виході цього елемента буде логічна одиниця, якщо на всіх входах будуть сигнали логічної одиниці і на виході буде логічний нуль, якщо хоча б на одному із входів елемента буде сигнал логічного нуля.

Логічний елемент 2АБО виконує логічну операцію логічного додавання. На рисунку 1.1,а наведена схема логічного елемента 2АБО для режиму позитивної логіки, та таблиця істинності

Рисунок 1.2

 

Активним логічним рівнем для елементів АБО є рівень логічної одиниці. Позначення логічного елемента 2АБО на принципових схемах показано на рисунку 1.2,б. Знак 1 у лівому верхньому куті прямокутника вказує, що це логічний елемент АБО. Перші дві букви позначення DD2.1 указують на те, що це цифрова мікросхема, цифра ліворуч від крапки вказує номер мікросхеми на принциповій схемі, а цифра праворуч від крапки - номер логічного елемента в складі даної мікросхеми. Щоб на виході елемента АБО з'явився логічний рівень, потрібно щоб на будь-якому вході АБО на всі входи подати логічну одиницю.

Логічний елемент НІ виконує роль інвертора. На виході завжди логічна одиниця, поки на вході логічний нуль і навпаки. На рисунку 1.3 наведена схема логічного елемента НІ, та таблиця істинності

Рисунок 1.3

 

У практичній роботі широко використовуються комбінації логічних елементів і особливо елементи І-НІ і АБО-НІ. Умовне позначення елемента АБО-НІ на принципових схемах, та таблиця істинності показана на рисунку 1.4

 

Рисунок 1.4

 

Умовне позначення елемента І-НІ на принципових схемах, та таблиця істинності показана на рисунку 1.5

Рисунок 1.5

 

 

3.2 ТРИГЕРИ

 

3.2.1 Будова RS тригерів

 

Тригери мають два стійких стани. Ці стани визначаються по логічних рівнях на виходах тригера. Тригер забезпечується двома виходами: прямим Q й інверсним . Стан тригера визначає логічний рівень на виході Q. Говорять, що тригер перебуває в стані логічної одиниці, якщо на виході Q рівень напруги, що відповідає логічній одиниці.

Тригери можуть мати входи різного типу:

R (від англ. RESET) - роздільний вхід установки в стан 0;

S (від англ. SET) - роздільний вхід установки в стан 1;

К - вхід установки універсального тригера в стан 0;

J - вхід установки універсального тригера в стан 1;

V - вхід дозволу;

С - синхронізуючий вхід;

D - інформаційний вхід;

Т - рахунковий вхід

Назва тригера залежить від наявних у нього входам: RS-риггер, JK-тригер, D-тригер та ін.

По способі запису інформації тригери підрозділяються на асинхронні й синхронні. В асинхронних тригерах стан на виході змінюється відразу ж після зміни сигналу на інформаційних входах. У синхронних тригерах для передачі сигналу з інформаційних входів на виходи потрібно спеціальний синхронізуючий імпульс. Синхронні тригери підрозділяються на тригери зі статичним керуванням і тригери з динамічним керуванням. У тригерах з динамічним керуванням передача сигналу з інформаційних входів на виходи здійснюється по фронті або по спаду синхронізуючого імпульсу.

Тригери будувалися по найрізноманітніших електричних схемах. Останнім часом тригери звичайно конструюють, використовуючи логічні елементи.

Розглянемо два варіанти RS-тригера: RS-тригер із прямими входами і RS-тригер з інверсними входами. Установка тригера в потрібний стан здійснюється подачею рівня логічної "1" на відповідний вхід для тригера із прямими входами й подачею сигналів логічного "0" для тригера з інверсними входами.

Найбільше поширення одержали RS-тригери, побудовані на логічних елементах 2І-НІ або 2АБО-НІ. На малюнку 3.1,а наведена функціональна схема RS-тригера з інверсними входами на двох логічних елементах 2І-НІ, а на малюнку 3.1,б - його умовна позначка на принципових схемах. RS- тригер із прямими входами можна одержати, маючи в наявності два логічних елементи 2АБО-НІ рисунок 3.2

 

 

Рисунок 3.1 Рисунок 3.2

 

На малюнках 3.3,а,в наведені функціональні схеми синхронного RS-тригера із прямими входами, а умовна позначка цих тригерів на принципових схемах показано на малюнку 3.3,б.

 

 

Рисунок 3.3

 

Розглянемо функціональну схему синхронного RS-тригера, наведену на малюнку 3.3а. При C=0 на входах R, S асинхронного тригера на

елементах DD1.1 й DD1.2 діють сигнали логічного нуля (логічний нуль є пасивним логічним рівнем для логічних елементів 2АБО-НІ), тому при будь-яких комбінаціях сигналів на входах R, S синхронного RS-тригера стан тригера не міняється. При С=1 розглянутий синхронний RS-тригер працює точно так само, як розглянутий трохи раніше асинхронний RS-тригер із прямими входами. Розглянутий тільки що синхронний RS-тригер відноситься до тригерів зі статичним керуванням.

На малюнках 3.4,а і 3.5,а наведені функціональні схеми синхронних RS-тригерів з динамічним керуванням, а їхні умовні позначки на принципових схемах відповідно на малюнках 3.4,б й 3.5,б. Якщо в позначенні синхронного RS-тригера з динамічним керуванням стрілка на вході С спрямована до тригера, то передача сигналів з інформаційних входів на виходи відбувається по фронті імпульсу, а якщо стрілка спрямована від позначення тригера, то передача сигналу здійснюється по спаду імпульсу.

 

 

Рисунок 3.4

 

 

Рисунок 3.5

 

Розглянемо синхронний RS-тригер з динамічним керуванням, схема якого наведена на малюнку 3.4,а. Проаналізувавши функціональну схему синхронного RS-тригера з динамічним керуванням, переконаємося в тім, що стан тригера не міняється як при зміні сигналів на входах S й R при С=0, так і при С=1, якщо тригер перемкнувся по фронті синхронізуючого імпульсу. При C=0 на виходах елементів DD2.1, DD2.2 будуть сигнали логічної одиниці, і стан на виході тригера змінюватися не буде при будь-яких змінах сигналів на входах R й S. Установимо на інверсному вході S рівень логічного нуля, на інверсному вході R рівень логічної одиниці, і сигнал на вході С змінимо з логічного нуля на логічну одиницю. На виході елемента DD2.1 з'явиться сигнал логічного нуля і тригер перейде в одиничний стан, або стан тригера не зміниться, якщо він перебував в одиничному стані. Якщо на вході С буде сигнал логічної одиниці, перевести тригер у нульовий стан не вдається. Для переводу тригера в протилежний стан обов'язково необхідно подати синхронізуючий імпульс.

У синхронних RS-тригерах зі статичним керуванням залишається неоднозначність стану на виході тригера, якщо із входів R, S одночасно забирати активні рівні сигналів. Для усунення неоднозначності в схему синхронного RS-тригера додають логічний елемент "НІ". Цей тригер називається є D-тригером зі статичним керуванням. Функціональна схема цього тригера наведена на малюнку 3.6,а, а його умовна позначка на принципових схемах - на малюнку 3.6,б.

 

 

Рисунок 3.6

 

При С=0 стан тригера змінюватися не буде який би не був сигнал на вході D, тому що на виходах елементів DD2.1, DD2.2 будуть сигнали логічних нулів. При С=1 і D=1 на виході елемента DD2.1 з'явиться сигнал логічного нуля, а на прямому виході D-тригера - сигнал логічної одиниці. При С=1 і D=0 сигнал логічного нуля з'явиться на виході елемента DD2.2, на інверсному виході D-тригера встановиться логічна одиниця, а на прямому виході -логічний нуль. Таким чином, D-тригер сприймає інформацію із входу D і передає її на вихід Q при C=1, і зберігає її (поки підключене джерело живлення) при С=0. тобто ми маємо комірку пам'яті для зберігання 1 біта інформації.

Широко використовуються D-тригери з динамічним керуванням. У них передача інформації з інформаційних входів на виходи здійснюється або по фронту синхронізуючого імпульсу, або по спаду синхронізуючого імпульсу. Функціональна схема D-тригера з передачею інформації із входу на вихід тригера по фронту синхронізуючого імпульсу наведена на малюнку 3.7,а, а його умовна позначка на принципових схемах - на малюнку 3.7,б.

 

 

 

Рисунок 3.7

 

При С=0 на виходах елементів DD1.3, DD1.4 будуть сигнали логічних одиниць і стан на виході тригера не зміниться при будь-яких змінах сигналу на вході D. Встановимо на вході D сигнал логічної одиниці і змінимо на вході С сигнал з логічного нуля на одиницю. Перед подачею на вхід С сигналу логічної одиниці на виході елемента DD1.2 був логічний нуль, а на верхньому вході елемента DD1.3 логічна одиниця. З появою на вході С логічної одиниці на виході елемента DD1.3 установиться логічний нуль, а на прямому виході тригера - логічна одиниця. Рівень логічного нуля подається з виходу елемента DD1.3 на нижній вхід елемент DD1.1 і на верхній вхід елемента DD1.4. Залишаючи на вході С логічну одиницю, змінимо сигнал на вході D з логічної одиниці на нуль. На виході елемента DD1.2 установиться логічна одиниця, а сигнали на виходах елементів DD1.1, DD1.3 не зміняться, отже, не зміниться стан на виході тригера. При D=0 змінимо з на вході С с логічної одиниці на нуль. На виходах елементів DD1.3, DD1.4 будуть логічні одиниці, а на прямому виході тригера залишиться сигнал логічної одиниці. Потім змінимо сигнал на вході С с логічного нуля на логічну одиницю. На виході DD1.4 установиться логічний нуль, на інверсному виході тригера логічна одиниця, а прямому виході - логічний нуль. З аналізу роботи даного тригера робимо висновок, що в ньому передача інформації із входу D на вихід Q здійснюється по фронті синхронізуючого імпульсу, що подається на вхід С.

Знаходять застосування двотактні RS-тригери (мал. 3.8,а). На малюнку 3.8,б наведена схема рахуючого тригера, побудованого на основі двотактного RS-тригера. Двотактний RS-тригер складається із двох тригерів: головного й допоміжного. Іноді головний тригер називають ведучим, а допоміжний веденим. По закінченні синхронізуючого (тактового) імпульсу допоміжний тригер переписує інформацію з виходу головного тригера.

 

 

 

Рисунок 3.8

 

3.2.2 Будова JK тригерів

 

Використовуючи двотактні RS-тригери, можна побудувати JK-тригер. В JK-тригері усунута невизначеність, що виникає в RS-тригері при одночасному знятті активних логічних сигналів із входів R і S. Функціональна схема JK-тригера, побудованого з використанням двотактних (двоступінчастих) RS-тригерів, наведена на малюнку 3.9,а, а його умовна позначка на принципових схемах - на малюнку 3.9,б.

 

 

Рисунок 3.9

 

В умовних позначках тригерів, побудованих з використанням двотактного синхронного RS-тригера, ставлять дві букви Т. Якщо входи J й K даного тригера з'єднати разом і подати на них сигнал логічної одиниці, а імпульси подавати на вхід З, то одержимо рахунковий тригер.

Широке поширення одержали JK-тригери, побудовані з використанням синхронних RS-тригерів з динамічним керуванням. На малюнку 3.10,а наведена функціональна схема JK-тригера, що перемикається по спаду синхронізуючого імпульсу, а умовна позначка цього тригера на принципових схемах наведено на малюнку 3.10,б. Елементи DD1.1, DD1.2 утворюють асинхронний RS-тригер.

 

Рисунок 3.10

 

Функціональна схема JK-тригера, що перемикається по фронті синхронізуючого імпульсу, показана на малюнку 3.11,а, а умовна позначка наведена на малюнку 3.11,б. При С=0 на виходах елементів DD2.1 й DD2.2 логічні одиниці і стан RS-тригера DD3 не змінюється. Якщо на інверсних входах J й K логічні одиниці, то перемикання сигналу на вході С с логічного нуля на логічну одиницю не змінить стан на виході JK-тригера.

 

 

Рисунок 3.11

 

На малюнку 3.11,в наведена схема використання JK-тригера в якості лічильника. На входи J й K подаються логічні нулі, а імпульси подаються на вхід С. Вхід С у даному випадку є рахунковим входом Т. Частота імпульсів на виході даного лічильника у два рази менше частоти імпульсів на вході.

 

3.3 ПОСЛІДОВНІСНІ ВУЗЛИ КОМП’ЮТЕРНОЇ СХЕМОТЕХНІКИ

 

3.3.1 Послідовний регістр

 

Регістри в цифровій і мікропроцесорній техніці - це пристрої зберігання інформації. Будь-яка інформація в мікропроцесорній техніці кодується й зберігається у вигляді двійкового числа. Двійкове число складається з деякої кількості двійкових розрядів. Регістр повинен забезпечити можливість запису й зберігання протягом усього часу роботи мікропроцесорної системи, всіх розрядів двійкового числа. А так само можливість зчитування значень всіх розрядів у будь-який час. Регістри бувають паралельні і послідовні. На ряду з паралельними, у цифровій техніці використаються послідовні регістри. У паралельному регістрі, при записі інформації, всі розряди двійкового числа записуються одночасно, тобто паралельно. Послідовний же регістр, влаштований інакше. На малюнку 4.12 наведена схема найпростішого послідовного чотирьох розрядного регістра побудованого на тригерах:

 

Рисунок 3.12

 

Цей регістр побудований на основі D-тригерів. Вихід одного тригера підключений до входу наступного. Схема має один інформаційний вхід. На цей вхід послідовно, розряд за розрядом, подається двійкове число. Для кожного чергового двійкового розряду, на вхід синхронізації (С) подається тактовий імпульс. По задньому фронті цього імпульсу черговий розряд числа записується в молодший розряд зсуваючого регістра (вихід Q0). Одночасно попередній уміст усього регістра зміщується на один розряд убік старших розрядів. Так старий уміст Q0 записується в наступний по черзі D-тригер (вихід Q1). Уміст Q1 записується в Q2. А розряд Q2 записується в Q3. Уміст останнього тригера в ланцюжку нікуди не записується а просто губиться. У результаті вхідне чотирьохрозрядне число, після чотирьох тактів запису послідовно записується в регістр. Вхід R призначений для початкового скидання всіх тригерів регістра в нульовий стан. Основне застосування послідовного регістра - перетворення послідовного коду в паралельний.

 

 

3.3.2 Паралельний регістр

 

На малюнку 3.12 зображена схема найпростішого чотирьох розрядного паралельного регістра.

Рисунок3.12

 

Як ми бачимо, регістр побудований на основі чотирьох D-тригерів входи синхронізації, яких з'єднані разом. На входи даних (D0 - D3) надходить двійкове число, яких необхідно записати в регістр. На вхід С схеми подається тактовий сигнал. По задньому фронті сигналу двійкове число запишеться в регістр. Кожен розряд запишеться у свій D-тригер і відразу з'явиться на виходах регістра (Q0 - Q3). Вхід R служить для початкового скидання всіх тригерів регістра (тобто переводу в нульовий стан).

 

 

3.3.3 Лічильники імпульсів

 

Цифрові лічильники так як і регістри відносяться до цифрових автоматів. Цифровим лічильником називають пристрій, вихідний код якого змінюється пропорційно до числа вхідних імпульсів. Таким чином з приходом кожного вхідного імпульсу вміст лічильника змінюється на одиницю. Якщо одиниця додається до вмісту лічильника, то має місце інкремент, якщо ж віднімається – то декремент.

Лічильники, крім основної операції – рахунку імпульсів, виконують і інші операції: скид, установка, завантаження коду тощо.

Лічильник характеризується модулем рахунку М. Модуль визначає число можливих станів лічильника. Після подачі на лічильник М вхідних імпульсів починається новий цикл рахунку, який повторює попередній.

За способом кодування внутрішніх станів лічильники поділяються на двійкові, двійково-десяткові, Джонсона, 1 з N та ін.

За напрямком рахунку розрізняють лічильники з сумуванням (прямого рахунку), з відніманням (зворотного рахунку) і реверсивні (із зміною напрямку рахунку).

Лічильники будують з розрядних схем. Відповідно до організації зв’язків між розрядними схемами розрізняють лічильники з послідовним переносом, паралельним переносом і паралельно-послідовним переносом. Лічильники, в яких має місце послідовний перенос, відносяться до асинхронних, а з паралельним переносом – до синхронних.

Для побудови цифрових лічильників застосовуються тригери. Найбільш придатними для цього є Т-тригери і JK-тригери. Проте, лічильники можуть бути реалізовані і на D- та RS-тригерах.

Двійковими називають лічильники з модулем рахунку де n – число розрядів лічильника. Двійково-кодовані лічильники можуть мати відмінний від вказаного модуль рахунку. Тоді у назві такого лічильника зазвичай вказують модуль рахунку, наприклад, лічильник за модулем 5.

На рис.3.4 наведені приклади реалізації 4-розрядних двійкових лічильників на різних типах тригерів. Схеми (а) і (б) реалізовані на Т-тригерах. Схема (а) забезпечує прямий рахунок, а схема (б) – зворотний. Схеми (в) і (г) реалізовані відповідно на JK- і D-тригерах.

 

 

3.4 РОЗРОБКА ЛОГІЧНОЇ СХЕМИ НА ЛОГІЧНИХ ЕЛЕМЕНТАХ

 

3.4.1 Вибір логічних елементів та схеми ригера

 

ВИСНОВОК

 

 

 

ПЕРЕЛІК ПОСИЛАНЬ

 

1. Л.Ф.Мараховський. Комп’ютерна схемотехніка: Навч. Посібник.-К:КНУЕ,2005.-

400с.

2. А.Я. Савельев. Основы информатики: учеб. Для вузові-М.:Изд-во МГТУ им.

Баумана, 2001.-328с.

3. Пєтух А.М., Войтко В.В. Прикладна теорія цифрових автоматів. Навчальний

посібник. - Вінниця, ВДТУ, 2001. -77 с.

4. Уилкинсон Б. Основы проектировния цифровых схем. -М.: Издательский дом “Вильямс”, 2004.-320 с.

5. Хоуп Г. Проектирование цифровых вычислительных устройств на интегральных схемах. -М.: Мир, 1984.-400 с.

 

ДОДАТКОВА ЛІТЕРАТУРA

 

1. Самофалов К.Г. и др. Цифровые электронные вычислительные машины. -

2. Киев: Вища школа, 1983.- 455 с.

3. Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие

4. для вузов. - М.: Энергоатомиздат, 1985.- 552 с.

5. Баранов С.И. Синтез микропрограммных автоматов.- Л.: Энергия, 1979.-216 с.