Алгоритм временного моделирования электронных схем.

 

 

При временном моделировании отображаются только те переменные, которые не минимизируются (входные и выходные переменные КЛС, переменные на выходах элементов памяти, выходы буферных элементов). Запуск режима временного режима (Simulator).

 

Использование временного анализатора.

Временной анализатор позволяет с использованием матриц задержки сигнала, матриц времени предустановки и времени удержания для триггеров и матриц максимальных тактовых частот работы цифрового устройства получить количественные оценки. Вызов временного анализатора по имени Timing Analyzer, Delay Matrix, Setup/Hold Matrix, Registered Performance. Получение временных задержек и максимальных тактовых частот позволяет:

1. сделать вывод о соответствии разрабатываемого устройства, его спецификации по данным параметрам;
2. уточняются данные для построения контрольных тестов.

 

 

Временное моделирование работы асинхронных элементов памяти.

RS-триггера на элементах И, ИЛИ, НЕ

 

 

 

 

Асинхронные запоминающие элементы используют в автоматических системах, входная информация которых зависит от состояния внешней среды по отношению к устройству и не может быть регламентирована.

 

RS-триггер на элементах ИЛИ, И, НЕ

 

 

 

RS-триггер на элементах И –НЕ, НЕ

 

 

 

 

— одновременная подача 0 запрещена.

 

RS-триггер на элементах И, ИЛИ, НЕ

 

 

 

 

Оценка установившихся и устойчивых состояний асинхронных элементов памяти.

0			Х
1			Х

 

Данная таблица переходов описывает варианты для четырёх видов запоминающих устройств.

 

 

 

 

Для принятой схемной реализации асинхронного триггера

 

Построим с использованием выражения 1 развернутую таблицу переходов асинхронного триггера.

 

10 экв.

 

Данные из таблицы переходов поместим в расширенную диаграмму Вейча.

	(01)	(01)
	(10)		(10)	(10)

 

 

Установившимися будем считать ту пару состояний , , которая совпадает с исходными состояниями , или внутренними сигналами этой схемы.

При отсутствии информационных сигналов асинхронный триггер может находиться в двух состояниях. Наличие единицы на входе R переводит триггер в нулевое состояние. Наличие сигнала S переводит триггер в единичное состояние. Из отмеченных установившихся состояний к устойчивым относятся те, которые соответствуют логике рассматриваемого запоминающего элемента. Асинхронные элементы памяти используют в цифровых устройствах, работа которых зависит от состояния внешней среды, генерирующей сигналы на информационных входах. Рассмотрим процедуру синтеза асинхронных инкрементных счётных схем.

 

10 экв.

...