Структурная схема микропроцессора

Организация микропроцессора К580ВМ80А (аналог Intel 8080) имеет следующие основные особенности:

- трехшинная структура с шинами данных, адреса и управления;

- магистральный принцип связей, реализованный в виде связывающей основные узлы микропроцессора двунаправленной шиной данных.

- наличие регистровой памяти, образованной программно-доступными общими и специализированными регистрами (счетчик команд, указатель стека, регистры общего назначения), а также регистрами временного хранения;

- наличие средств организации стековой памяти (регистр – указатель стека, схемы выполнения операции инкремент – декремент, специальных команд, стековых операций);

- наличие 16-разрядной шины адреса, обеспечивающей возможность прямой адресации любого байта в памяти емкостью 64 Кбайт;

- наличие операций над двухбайтными словами, что обеспечивается специальными командами, тандемными передачами;

- использование трех форматов команд (однобайтного, двухбайтного, трехбайтного) и разнообразных способов адресации (подразумеваемой, прямой, регистровой, косвенной, непосредственной, стековой), позволяющих при 8-разрядном слове иметь достаточно гибкую систему команд;

- возможность реализации векторного многоуровневого приоритетного прерывания путем подключения к МП специальной дополнительной БИС (контроллер прерываний);

- возможность реализации в МП режима прямого доступа к памяти путем подключения специальной БИС (контроллера прямого доступа к памяти);

- наличие эффективных средств работы с подпрограммами и обработки запросов прерываний (стековая память, специальные команды вызова подпрограмм и возврата из подпрограмм).

На рисунке 2.1 показано назначение выводов корпуса микропроцессора, а в таблице.2.2 их описание. Структурная схема микропроцессора К580ВМ80А приведена на рисунке 2.2.

Рисунок 2.1. Назначение выводов корпуса микропроцессора К580В

Таблица 2.2 Описание выводов МП К580

Номер вывода	Обозначение	Назначение
25…35 37…40	A0…A15	Шина адреса
	ОБЩ	Общий вывод
3…10	D0…D7	Шина данных
	-5 В	Напряжение питания
	RESET	Сброс
	HOLD	Требование захвата
	INT	Запрос прерывания
	С2	Выводы для подключения внешнего генератора тактовых импульсов
	С1
	INTE	Разрешение прерывания
	DBIN	Управление чтением
	WR	Управление записью
	SYNG	Сигнал синхронизации внешнего тактового генератора
	+5 В	Напряжение питания
	HLDA	Подтверждение состояния захвата
	READY	Готовность к приему (выдаче) данных
	WAIT	Состояние ожидания
	+12 В	Напряжение питания

На структурные решения определенное влияние оказало ограниченное число выводов корпуса МП (в данном случае их 40). МП имеет три шины: 8-разрядную двунаправленную внутреннюю шину данных (ШД), 16-разрядную шину адреса (ША) и шину управления (ШУ).

Шина адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт, 256 устройств ввода и 256 устройств вывода.

Внутренняя шина данных является магистралью, по которой могут обмениваться данными все подключаемые к ней блоки (узлы) МП. Одновременно по шине данных осуществляется обмен только между двумя блоками МП. Таким образом, узлы МП, подключенные к шине данных, разделяют эту шину во времени.

Шина управления содержит линии для передачи управляющих сигналов, признаков состояния процессора и периферийных устройств, в том числе линии синхронизации передачи и идентификации информации, передаваемой по шине данных; сигналов информирующих МП о готовности периферийных устройств; сигнала запроса прерывания от периферийных устройств и сигнала разрешения прерывания и др.

В состав микропроцессора входят следующие основные блоки: арифметико-логическое устройство (АЛУ), блок регистров, буферные схемы, управляющее устройство.

Рисунок 2.2. Структурная схема микропроцессора К580ВМ80А