Режимы неиспользуемых входов



Мы поможем в написании ваших работ!


Мы поможем в написании ваших работ!



Мы поможем в написании ваших работ!


ЗНАЕТЕ ЛИ ВЫ?

Режимы неиспользуемых входов



Теория к выполнению заданий

Основными элементами комбинационной логики являются ЛЭ И, ИЛИ, И-НЕ, ИЛИ-НЕ, НЕ.

Все эти функции, а также их разновидности сведены в таблицу логических функций двух переменных (a, b):

a 1 1 0 0 Название функции Символ Условное графическое обозначение Логическое выражение
b 1 0 1 0
f0 0 0 0 0 Нулевая --
f1 0 0 0 1 Или-не А↓b
f2 0 0 1 0 Запрет а B←a ∙b
f3 0 0 1 1 Инверсия а
f4 0 1 0 0 Запрет b A←b a∙
f5 0 1 0 1 Инверсия b
f6 0 1 1 0 Исключающее или A b
f7 0 1 1 1 И-не A/b
f8 1 0 0 0 И A∙b a∙b
f9 1 0 0 1 Равнозначность A~b ab
F10 1 0 1 0 Повторение b B b
F11 1 0 1 1 Импликация b A→b
F12 1 1 0 0 Повторение а A a
F13 1 1 0 1 Импликация а B→a a
F14 1 1 1 0 Или a b a b
F15 1 1 1 1 Единичная -- (a )(b )

 

При построении схемы необходимо учитывать следующие моменты.

Разработанная функционально-логическая схема подле­жит далее реализации на наборе стандартных ИС той или иной серии или на наборе библиотечных элементов той или иной БИС/СБИС с программи­руемой структурой. В обоих случаях возможны несовпадения элементов подлежащей изготовлению схемы и имеющихся для ее реализации. Типо­выми ситуациями здесь являются наличие у имеющихся элементов "лишних" (неиспользуемых в данном случае) входов, наличие в корпусах ИС лишних элементов или, напротив, нехватка у имеющихся элементов необхо­димого числа входов или нагрузочной способности.

Режимы неиспользуемых входов

 

Вопрос о режиме "лишних" входов решается с учетом конкретного типа используемой схемотехнологии. Если нужно получить конъюнкцию (или ее инверсию) пяти пе­ременных в стандартной серии, где нет соответствующих элементов с пятью входами, то придется взять элемент с восемью входами, у которого окажется три "лишних" входа. Принципиально возможно поступить следующим обра­зом: не обращать внимания на "лишние" входы (т. е. оставить их разомкну­тыми), подсоединить их к задействованным входам или подать на них неко­торые константы. С точки зрения логических операций все три возможно­сти правомерны.

На схемах приведены принципиально возможные (а) и рекомендуе­мые (б) режимы неиспользуемых входов логических эле­ментов, схема формирования сигналов логической еди­ницы (в).

 

Для КМОП и ТТЛ(Ш) неиспользуемые входы разомкнутыми не оставляют. Для КМОП это строгая рекомендация, т. к. у них очень велики входные со­противления и, следовательно, на разомкнутые входы легко наводятся пара­зитные потенциалы, которые могут изменять работу схемы. Для ТТЛ(Ш) строгого запрета на оставление разомкнутых входов нет, однако вследствие этого пострадают параметры быстродействия элемента. Подсоединение "лишних" входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но нежелательно, т. к. оно приводит к увеличе­нию нагрузки на источник сигнала, что также сопровождается уменьшением быстродействия источника сигнала.

Таким образом, для КМОП и ТТЛ(Ш) режим неиспользуемых входов — подсоединение их к константам (логическим единицам или нулям), не из­меняющим работу схемы для задействованных входов. При этом уровни на­пряжений U1 и U0 для КМОП совпадают с уровнями Ucc и "земли", к кото­рым и подключают неиспользуемые входы. У элементов ТТЛ(Ш) уровень U1 на 1,5...2 В ниже уровня Ucc, поэтому для предотвращения пробоев неис­пользуемые входы подключают к источнику питания Ucc через резисторы R (обычная рекомендация: R = 1 кОм), причем, к одному резистору разреша­ется подключать до 20 входов.

Режимы неиспользуемых элементов

 

Если не все элементы, имеющиеся в корпусе ИС, использованы в схеме, то неиспользованные также подключаются к напряжению питания, которое яв­ляется общим для всего корпуса. Если же мощности, потребляемые элемен­тами в состояниях нуля и единицы, не равны, то имеет смысл поставить неиспользуемый элемент в состояние минимальной мощности, подав на какой-либо из его входов соответствующую константу.

Часть 1. Оптимизация матрицы и построение оптимальной схемы в заданном базисе на базе ЛЭ ТТЛ-серий

Задание к части 1. Оптимизировать ЛФ, построить схему в заданном базисе. Использовать логические элементы серий 133, 155, 530, 531, 533, 555, 1533. Справочная информация приведена в Приложении 1.

Вариант 1

 

X(abcd) = ∑ 0,2,4,6,9,10,13,14 Базис “и-не”

Вариант 2

X(abcd) = П 1,3,4,6,10,11,12,14,15 Базис “или-не”

Вариант 3

X(abcd) = ∑ 0,1,4,5,7,13,15 Базис “и-не”

9,11 – неопределённые условия

Вариант 4

X(abcd) = ∑ 0,1,2,3,6,7,8,9 Базис “или-не”

14,15 – неопределённые условия

Вариант 5

X(abcd) = П 1,2,3,8,9,10,11 Базис “и-не”

12,13 – неопределённые условия

Вариант 6

X(abcd) = П 0,1,4,5,7,9,13,15 Базис “или-не”

11 – неопределённое условие

Вариант 7

X(abcd) = ∑ 2,3,8,9,10,11,12 Базис “и-не”

13 – неопределённые условия

Вариант 8

X(abcd) = П 1,2,3,5,6,7,9,11,13 Базис “или-не”

Вариант 9

X(abcd) = ∑ 0,2,3,6,7,8,9,10,12,13 Базис “и-не”

14 – неопределённые условия

Вариант 10

X(abcd) = П 2,3,4,5,6,7,8,10,12,13 Базис “или-не”

0,11 – неопределённые условия

Вариант 11

X(abcd) = ∑ 4,5,6,8,10,11,14,15 Базис “и-не”

0,7,9 – неопределённые условия

Вариант 12

X(abcd) = П 0,1,2,9,13,14,15 Базис “или-не”

3,5 – неопределённые условия

Вариант 1

Вариант 2

Вариант 3

Вариант 4

Вариант 5

Вариант 6

Вариант 7

Вариант 8

Вариант 9

Вариант 10

Вариант 11

Вариант 12

Вариант 1

Вариант 2

Вариант 3

Вариант 4

Вариант 5

Вариант 6

Вариант 7

Вариант 8

Вариант 9

Вариант 10

Вариант 11

Вариант 12

Приложение 1

Справочная информация по ИС

  Два логических элемента 4И-НЕ 133-,155-,530-,531-,533-,555-,1533ЛА1 (7—общ., 14—+5 В). Два логических элемента 4И-НЕ с повышенной нагрузочной способностью 133-,155-,533-,555ЛА6 (7—общ., 14—+5 В). Два логических элемента 4И-НЕ с открытым коллек­торным выходом 133-,155-,531-,555-,1533ЛА7 (7—общ., 14—+5 В). Два логических элемента 4И-НЕ с повышенной нагрузочной способностью 530-,531ЛА16 (7—общ., 14—+5 В) Два логических элемента 4И-НЕ с повышенной нагрузочной способностью 5ЗЗЛА22 (7—общ., 14—+5 В).  

 

  Логический элемент 8И-НЕ 133-,155-,530-,531-,533-,555-,1533ЛА2 (7—общ., 14—+5 В).  

 

 

  Четыре логических элемента 2И-НЕ 133-,155-,530-,531-,533-,555-,1533ЛАЗ (7—общ., 14—+5 В). Четыре логических элемента 2И-НЕ с открытым коллекторным выходом 531-,533-,555-,1533ЛА9 (7—общ., 14—+5 В). Четыре логических элемента 2И-НЕ с высо­ковольтным открытым коллекторным выходом 133-,155-,555ЛА11 (7—общ., 14—+5 В). Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью 133-,155-,530-,531-,533-,555-,1533ЛА12 (7—общ., 14—+5 В). Четыре логических элемента 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью 155-,530-,531-,533-,555ЛА13 (7—общ., 14—+5 В). Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью 1533ЛА21 (7—общ., 14—+5 В). Четыре логических элемента 2И-НЕ с открытым коллекторным выходом 1533ЛА23 (7— общ., 14— +5 В).  

 

  Четыре логических элемента 2И-НЕ с открытым коллекторным выходом 133-,155-,1533ЛА8 (7—общ., 14—+5 В).  

 

  Три логических элемента ЗИ-НЕ 133-,155-,530-,531-,533-,555-,1533ЛА4 (7— общ., 14— +5 В). Три логических элемента ЗИ-НЕ с открытым коллекторным выходом 133-, 155-,533-,555-, 1533ЛА10 (7—общ., 14—+5 В). Три логических элемента ЗИ-НЕ с повышенной нагрузочной способностью 1533ЛА24 (7—общ., 14—+5 В).  

 

  Два логических элемента 4И-НЕ с третьим состо­янием выхода 530-,531ЛА17 (7—общ., 14—+5 В). В режиме выполнения логической операции 4И-НЕ на входе ОЕ должен присутствовать уровень ло­гического «0». При =1 выход ИС переводится в состояние высокого импеданса.

 

  Два логических элемента 2И-НЕ с открытым коллекторным выходом и по­вышенной нагрузочной способностью 155ЛА18 (4—общ.,8—+5В).  

 

  Логический элемент 12И-НЕ с третьим состоя­нием выхода 531ЛА19 (8—общ., 16—+5 В). Управление по входу ОЕ подобно ИС ЛА17.  

 

 

  Четыре логических элемента 2И 133-,155-,530-,531-,533-,555-,1533ЛИ1 (7—общ., 14—+5 В). Четыре логических элемента: 2И с открытым коллекторным выходом 133-,533-,555-,1533ЛИ2 (7—общ., 14—+5 В). Четыре логических элемента 2И с по­вышенной нагрузочной способностью 1533ЛИ8 (7—общ., 14—+5 В).  

 

  Два логических элемента 2И с открытым коллекторным выходом и повышенной нагрузочной способностью 133-,155ЛИ5 (7—общ., 14—+5 В).  

 

  Три логических элемента ЗИ 530-,531-,533-,555-,1533ЛИЗ (7—общ., 14—+5 В). Три логических элемента ЗИ с открытым коллекторным выходом 555-,1533ЛИ4 (7—общ., 14—+5 В). Три логических элемента ЗИ с повышен­ной нагрузочной способностью 1533ЛИ10 (7—общ., 14—+5 В).  

 

  Два логических элемента 4И 533-,555-,1533ЛИ6 (7—общ., 14—+5 В).  

 

 

  Четыре логических элемента 2ИЛИ-НЕ 133-, 155-, 530-, 531-, 533-, 555-, 1533ЛЕ1 (7—общ., 14—+5 В). Четыре логических элемента 2ИЛИ-НЕ с повы­шенной нагрузочной способностью 133-, 155ЛЕ5 и 133-, 155ЛЕ6 (7—общ., 14—+5 В). Четыре логических элемента 2ИЛИ-НЕ с повы­шенной нагрузочной способностью 1533ЛЕ10 (7—общ., 14—+5 В). Четыре логических элемента 2ИЛИ-НЕ с открытым коллекторным выходом 1533ЛЕ11 (7—общ., 14—+5 В).  

 

  Два логических элемента 4ИЛИ-НЕ со стробированием 133-,155ЛЕЗ (7—общ., 14—+5 В). Управление по входу стробирования EI аналогично управлению ЛЕ2.  

 

  Три логических элемента ЗИЛИ-HE 155-,533-,555-,1533ЛЕ4 (7 —общ., 14-+5 В).  

 

  Два логических элемента 5ИЛИ-НЕ 531ЛЕ7 (7—общ., 14—+5 В).  

 

  Четыре логических элемента 2ИЛИ 133-, 155-, 530-, 531-, 533-, 555-, 1533ЛЛ1 (7—общ.,14—+5В). Четыре логических элемента 2ИЛИ с повышенной нагрузочной способностью 1533ЛЛ4 (7—общ., 14—+5 В).  

 

 

  Два логических элемента 2ИЛИ с открытым коллек­торным выходом и повышенной нагрузочной способностью 155ЛЛ2 (4— общ,, 8— +5 В).  

 

  Два логических элемента 2-2И-2ИЛИ-НЕ с возможностью расширения одного из них по ИЛИ 133-, 155ЛР1 (7—общ., 14—+5 В). Расширение осуществляют используя входы С и Е по схеме, приведенной для ИС 155ЛЕ2 (см. так­же ЛД1, ЛДЗ)  
  Логический элемент 2-2-2-ЗИ-4ИЛИ-НЕ с возможностью расширения по ИЛИ 133-,155ЛРЗ (7—общ; 14—+5 В). Назначение и способ использования входов С, Е те же, что и у ЛЕ2, ЛР1, ЛР4 (см. также ЛД1,ЛДЗ).  

 

  Логический элемент 4-4И-2ИЛИ-НЕ с возмож­ностью расширения по ИЛИ 133-, 155ЛР4 (7—общ., 14—+5 В). Назначение и способ использования входов С, Е те же, что и у ЛЕ2, ЛР1, ЛРЗ (см. также ЛД1, ЛДЗ).  

 

 

  Логический элемент 4-4И-2ИЛИ-НЕ 533-, 555, 1533ЛР4 (7—общ., 14—+5 В).  

 

  Логический элемент 4-2-3-2И-4ИЛИ-НЕ 530-,531ЛР9 (7—общ., 14— +5 В).   Логический элемент 4-2-3-2И-4ИЛИ-НЕ с открытым коллекторным выходом 530-,531ЛР10 (7—общ., 14—+5 В).  

 

  Дешифратор/демультиплексор (4х16—полный дешифратор) 133-, 155-, 533-, 1533ИДЗ (12—общ., 24—+5 В). Наличие разрешающих входов E1, Е2 позволяет использовать ИС и в режиме демультиплексирования. Для чего на один из входов Е подают ин­формационный сигнал, а на вход DI адресный код. На свободном входе Е следует установить уровень логического «0», так как сигнал разрешения в вырабатывается при Активным выходным уровнем яв­ляется низкий. Номер активи­зируемого выхода определяется в соответствии с таблицей.

 

Таблица активизированных выходов ИД3

D18 D14 DI2 D11 Выход
X X X X На всех выхо­дах лог. «1»
X X X X
X X X X

 

 

Дешифратор/демультиплексор 355-, 555-, 1533 ИД4 В данной схеме собраны два дешифратора с объединенными информационными каналами: DI1 и DI2, и раздельными разрешающими входами Е1 и Е2 и G1 и G2. Эти входы разрешения различаются по логике управления. Для того чтобы работал дешифратор с выходами 01, 02, 03, & =1. Для того чтобы работал дешифратор с выходами 10, 11, 12, 13 должно выполняться условие & =1.

 

Такая организация входов разрешения позволяет построить на базе этой схемы трёхразрядный дешифратор (демультиплексор 1´8). Для этого объединяют для организации входа стробирования. и Е2 используются в качестве старшего разряда 22, DI2-21, и DI1-20 входов дешифратора. DO 00…03, 10…13-восьмиразрядный выход.

 

 

  Дешифратор/демультиплексор (4х16 — полный дешифратор) с открытым коллекторным выходом 533ИД19 (12—общ., 24—+5 В). ИС отличается от ИДЗ лишь на­личием выходных каскадов с открытыми коллекторами.  

 

  Шестнадцатиканальный инвертирующий стробируемый мульти­плексор с адресным селектором 133-, 155КП1 (12—общ.. 24—+5 В). Функционирование ИС иллюст­рируется таблицей истинности.  

Таблица истинности КП1

А8   А4   А2   А1     Выход  
х   X   X   X      
         
           
           
           
           
           
           
           
           
           
           
           
           
         
         

 

  Двухканальный четырехразрядный инвертирующий стробируемый мульти­плексор 531-,555-,1533КП18 (8—общ., 16— +5 В). Функционирование ИС иллюстрирует­ся таблицей истинности.  

Таблица истинности КП18

А
Х

 

Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором. Серии: 133, 155, 530, 531, 533, 555, 1533 КП2

Таблица истинности для схемы КП2

Е0 Е1 А2 А1 D0 D1
х х
D1 D2 D3 D4
D5 D6 D7 D8

 

На базе КП2 можно построить MUX 8:1, объединив входы через инвертор, и используя их в качестве старшего адресного разряда.

 

Четырехканальный двухразрядный мультиплексор с адресным се­лектором и третьим состоянием выхода 531-, 533-, 555-, 1533 КП12

(8—общ., 16—+5 В).

Структура ИС за счет раздельного управления выходами DO по­зволяет преобразовать четырехканальный двухразрядный мультиплексор в одноразрядный восьмиканальный. Для этого разряд­ные выходы объединяют, а адресный код подают согласно приве­денной схеме.

Преобразование КП12 в восьмиканальный одноразрядный мультиплексор:

Таблица истинности КП12

А2   А1       DO1   DO0  
х   х       z   z  
        z   DI00O  
        z   DI01  
        z   DI02  
        z   DI03  
        DI10   DI00O  
        DI11   DI01  
        DI12   DI02  
        DI13   DI03  
        DI10   z  
        DI11   z  
        DI12   z  
        DI13   z  

 

КП15

 

Восьмиканальный мультиплексор с адресным селектором и третьим состоянием выхода (см. табл. истинности)

530-,531-,533-,555-,1533КП15

(8—общ., 16—+5 В)

Таблица истинности КП 15

А4   А2   А1     DO  
X   X   X     z  
        DI0  
        DI1  
        DI2  
      DI3  
        DI4  
        DI5  
        DI6  
        DI7  

Теория к выполнению заданий

Основными элементами комбинационной логики являются ЛЭ И, ИЛИ, И-НЕ, ИЛИ-НЕ, НЕ.

Все эти функции, а также их разновидности сведены в таблицу логических функций двух переменных (a, b):

a 1 1 0 0 Название функции Символ Условное графическое обозначение Логическое выражение
b 1 0 1 0
f0 0 0 0 0 Нулевая --
f1 0 0 0 1 Или-не А↓b
f2 0 0 1 0 Запрет а B←a ∙b
f3 0 0 1 1 Инверсия а
f4 0 1 0 0 Запрет b A←b a∙
f5 0 1 0 1 Инверсия b
f6 0 1 1 0 Исключающее или A b
f7 0 1 1 1 И-не A/b
f8 1 0 0 0 И A∙b a∙b
f9 1 0 0 1 Равнозначность A~b ab
F10 1 0 1 0 Повторение b B b
F11 1 0 1 1 Импликация b A→b
F12 1 1 0 0 Повторение а A a
F13 1 1 0 1 Импликация а B→a a
F14 1 1 1 0 Или a b a b
F15 1 1 1 1 Единичная -- (a )(b )

 

При построении схемы необходимо учитывать следующие моменты.

Разработанная функционально-логическая схема подле­жит далее реализации на наборе стандартных ИС той или иной серии или на наборе библиотечных элементов той или иной БИС/СБИС с программи­руемой структурой. В обоих случаях возможны несовпадения элементов подлежащей изготовлению схемы и имеющихся для ее реализации. Типо­выми ситуациями здесь являются наличие у имеющихся элементов "лишних" (неиспользуемых в данном случае) входов, наличие в корпусах ИС лишних элементов или, напротив, нехватка у имеющихся элементов необхо­димого числа входов или нагрузочной способности.

Режимы неиспользуемых входов

 

Вопрос о режиме "лишних" входов решается с учетом конкретного типа используемой схемотехнологии. Если нужно получить конъюнкцию (или ее инверсию) пяти пе­ременных в стандартной серии, где нет соответствующих элементов с пятью входами, то придется взять элемент с восемью входами, у которого окажется три "лишних" входа. Принципиально возможно поступить следующим обра­зом: не обращать внимания на "лишние" входы (т. е. оставить их разомкну­тыми), подсоединить их к задействованным входам или подать на них неко­торые константы. С точки зрения логических операций все три возможно­сти правомерны.

На схемах приведены принципиально возможные (а) и рекомендуе­мые (б) режимы неиспользуемых входов логических эле­ментов, схема формирования сигналов логической еди­ницы (в).

 

Для КМОП и ТТЛ(Ш) неиспользуемые входы разомкнутыми не оставляют. Для КМОП это строгая рекомендация, т. к. у них очень велики входные со­противления и, следовательно, на разомкнутые входы легко наводятся пара­зитные потенциалы, которые могут изменять работу схемы. Для ТТЛ(Ш) строгого запрета на оставление разомкнутых входов нет, однако вследствие этого пострадают параметры быстродействия элемента. Подсоединение "лишних" входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но нежелательно, т. к. оно приводит к увеличе­нию нагрузки на источник сигнала, что также сопровождается уменьшением быстродействия источника сигнала.

Таким образом, для КМОП и ТТЛ(Ш) режим неиспользуемых входов — подсоединение их к константам (логическим единицам или нулям), не из­меняющим работу схемы для задействованных входов. При этом уровни на­пряжений U1 и U0 для КМОП совпадают с уровнями Ucc и "земли", к кото­рым и подключают неиспользуемые входы. У элементов ТТЛ(Ш) уровень U1 на 1,5...2 В ниже уровня Ucc, поэтому для предотвращения пробоев неис­пользуемые входы подключают к источнику питания Ucc через резисторы R (обычная рекомендация: R = 1 кОм), причем, к одному резистору разреша­ется подключать до 20 входов.



Последнее изменение этой страницы: 2016-08-15; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.236.170.171 (0.04 с.)