Основные принципы построения ЭВМ.

Поколения ЭВМ.

I-ое поколение - начало 50-х годов: элементная база – электронные лампы.

II-ое поколение - 60-ые годы: элементная база – электронные транзисторы.

III-е поколение - 70-ые годы: элементная база – интегральные микросхемы.

IV-ое поколение - 80-ые годы: элементная база – большие интегральные микросхемы (десятки тысяч транзисторов на кристалле).

V-ое поколение: элементная база – сверхбольшие интегральные схемы (высокопроизводительные системы).

 

Основные принципы построения ЭВМ.

Ядро Внешние устройства

Машинные программы, исходные данные будут расположены в ОП(оперативной части).

Сами команды будут выполняться и обрабатываться в ЦП(центральном процессоре).

Устройства ввода/вывода: клавиатура, мышь, принтер и другие.

ВЗУ: винчестер, CD, дискеты и другие.

 

 

I. Связь ядра и внешних устройств:

 

1) канальный ввод/вывод:

 

Данные из Внешних устройств через канал поступают в ОП

 

2) общая шина:

3) радиальный ввод/вывод:

 

Для больших потоков информации вводится контроллер. Он управляет потоком информации.

 

II. Способ построения ядра:

 

1) мультипроцессорная вычислительная система:

С одной ОП работает несколько ЦП.

 

Ядро количество ЦП =n (n<10)

 

 

 

2) многомашинные комплексы:

 

ЭВМ 1 ЭВМ N

3) векторные системы:

 

 

4)спецпроцессоры.

Ориентированы на решение конкретных специальных задач.

Системы счисления, используемые в ЭВМ.

Системой счисления называется способ представления чисел посредством цифровых знаков или алфавита символов.

Различают позиционные и непозиционные системы счисления.

В позиционных системах счисления - значение цифры зависит от места расположения в числе (арабская система счисления): 3 30 300.

В непозиционных системах счисления значение цифры не зависит от места расположения в числе (римская система счисления): IV VI.

В ЭВМ используют только позиционные системы счисления.

Основанием системы счисления q – называется количество цифр, используемое в данной системе счисления. Например для десятичной системы счисления q=10: 0,…,9.

В ЭВМ используются системы счисления с основаниями:

q=2: 0,1;

q=8: 0,…,7;

q=16: 0,…,9,A,B,C,D,E,F.

 

Таблица соответствия чисел (от 0 до 15), представленных в двоичной, десятичной, шестнадцатеричной системах счисления.

q=10

q=2

q=16

A

B

C

D

E

F

 

Где q – основание системы счисления.

 

 

Представление чисел в позиционной системе счисления.

Число в позиционной системе счисления можно представить в виде полинома:

 

X= а_nqⁿ + а_n-1 q^n-1+...+ а₁q¹ + а₀q⁰ + а_-1q^-1 +...+ а_-mq^-m

 

где n + 1 - число цифр в целой части числа;

m – число цифр в дробной части числа;

q – основание системы счисления;

а_i – любая из цифр для заданной системы счисления.

 

Пример:

Число 753,24 в десятичной системе счисления можно представить в виде:

7*10² + 5*10¹ + 3*10⁰ + 2*10^-1 + 4*10^-2

Перевод чисел из двоичной(восьмеричной, шестнадцатеричной) системы счисления в десятичную систему счисления.

Для перевода необходимо представить число в виде полинома, в котором все числа выражены в десятичной системе счисления и выполнить действия в десятичной системе счисления.

 

 

Пример:

4 3 2 1 0

(1 0 1 1 0)2 – (?)10

(10110)₂ = 1*2⁴ + 0*2³ + 1*2² + 1*2¹ + 0*2⁰ = 16 + 4 = (22)10

 

 

Перевод чисел из десятичной системы счисления в двоичную(восьмеричную, шестнадцатеричную) систему счисления.

 

(Целые числа и дробные переводятся по разным правилам)

 

Перевод целых чисел:

Нужно разделить исходное число на основание новой системы счисления. Полученное частное вновь делиться на основание новой системы счисления. Деление будет продолжаться до тех пор, пока частное не станет меньше основания новой системы счисления. Последнее частное будет первой цифрой числа в новой системе счисления. Последующие цифры соответствуют остаткам от деления в порядке обратном их получения.

 

Пример:

(22)10 – (?)2:

 

22 | 2

22 |11 | 2

0 | 10 | 5 | 2

1 | 4 |2 | 2

1 | 2 | 1

(22)10 – (10110)2.

 

(22)10 – (?)16:

 

22 | 16

16 | 1

(22)10 – (16)16.

 

(29)10 – (?)16:

 

29 | 16

16 | 1

D

 

(29)10 – (1D)16.

 

Перевод дробной части (дробь должна быть правильной):

Чтобы перевести правильную дробь необходимо исходную дробь умножать на основание новой системы счисления. Далее, в полученном произведении выделяются целая и дробная части. Дробная часть полученного произведения вновь умножается на основание новой системы счисления. Целые части полученных произведений будут соответствовать очередным разрядам числа в новой системе счисления (в прямом порядке их получения)

Пример:

(0,35)10 – (?)2

 

0,35*2= 0,7;

0,7*2= 1,4;

0,4*2= 0,8;

0,8*2= 1,6;

0,6*2= 1,2;…

(0,35)10 – (0,01011)2

 

(0,35)10 – (?)16

 

0.35*16= 5. 6

0.6*16= 9. 6

0.6*16= 9. 6

(0,35)10 – (0,59…9)16

 

Дополнительный код.

Дополнительным кодом целого двоичного числа называется число, образованное по формуле:

Дополнительным кодом дробного двоичного числ а называется число, образованное по формуле:

Правило: Чтобы получить дополнительный код двоичного отрицательного числа необходимо в знаковый разряд поставить 1, все значащие разряды проинвертировать и к младшему разряду прибавить 1.

Это применимо как для целых так и для дробных чисел.

 

Пример:

А=5, В=4

 

+

+

1.1010 -5 обратный код 1.1011 -4 обратный код

1 1

1.1011 -5 дополнительный код 1.1100 -4 дополнительный код

 

Для положительных чисел прямой и дополнительный коды совпадают.

 

Правило: Чтобы выполнить алгебраическое суммирование двоичных чисел с использованием дополнительного кода, положительные числа представляются в прямом коде, отрицательные – в дополнительном, и производится суммирование кодов чисел включая знаковые разряды.

При возникновении 1 переноса из знакового разряда – она отбрасывается.

Если в знаковом разряде 1, значит результат отрицательный и представлен в дополнительном коде.

Чтобы получить прямой код результата необходимо в знаковом разряде оставить 1, значащие разряды проинвертировать, к младшему разряду прибавить 1.

 

Пример:

А-В

+

1.1100 -4 дополнительный код

0.0101 +5 прямой код

0.0001 +1 прямой код

 

 

Если образовался “0” в знаковом разряде, то число получилось положительным и представлено в прямом коде, а если “1”, то это число отрицательное и представлено в дополнительном коде.

Пример:

В-А

+

0.0100 +4 прямой код

1.1011 -5 дополнительный код

1.1111

Знаковый разряд результата равен 1. Из этого следует, что результат получился отрицательным и представлен в дополнительном коде. Прямой код результата равен:

+

1.0000

1.0001 -1 прямой код

 

Триггеры.

 

Триггер - устройство, которое может находиться в одном из двух устойчивых состояний: 0 или 1. Состояние триггера распознаётся по его выходу. Триггер предназначен для хранения 1 бита(разряда) информации.

Под воздействием входного сигнала триггер скачкообразно переходит в состояние 0 или 1. Если для перехода триггера в новое состояние необходим специальный дополнительный сигнал (сигнал синхронизации), то такой триггер - синхронизируемый, в противном случае – асинхронный.

Переход триггера в новое состояние определяется таблицей перехода. Основные типы триггеров:

RS, D, T, JK.

D – триггер задержки.

Таблица переходов.

t	t+1
D	q(t+1)

 

R

 

JK – триггер универсальный.

Таблица переходов.

 

t	t+1
J	K
		q(t)
		q(t)

 

K

		C

R

J

Регистры.

 

Регистр - устройство, предназначенное для хранения, приёма, выдачи машинных слов, а также рядов вспомогательных операций- например, сдвиг.

 

Регистр состоит из триггеров, число которых равно числу разрядов в машинном слове.

Дешифратор.

Дешифратором называется устройство, которое имеет n входов и m выходов, где m=2ⁿ. Дешифратор позволяет код, подаваемый на вход, преобразовывать в сигнал на одном из выходов, номер которого соответствует этому коду.

 

n=3 m=8

 

x₀ 1 0 y₀

y₁

x₁ 0 y₂

.

x₂ 1.

.

.

y₇

 

на входе(101) – на у5 выходе будет 1

 

Пример:

000 y₀=

001 y₁=

010 y₂=

111 y_m-1=

 

Комбинационная схема.

 

 

 

y₀

 

y₁

 

 

y₂

.

.

y_m-1

 

Сумматор.

Сумматором называется устройство, которое предназначено для сложения кодов чисел без учёта знака.

Различают:

· одноразрядные сумматоры,

· многоразрядные сумматоры.

Одноразрядный сумматор предназначен для сложения разряда слагаемых и переноса из предыдущего разряда. В результате суммирования получается значение (разряд) суммы и перенос в следующий разряд.

Многоразрядный сумматор представляет собой комбинацию одноразрядных сумматоров.

ü Для суммирования кодов чисел с использованием последовательного кода используются одноразрядные сумматоры.

ü Для суммирования кодов чисел с использованием параллельного кода используются многоразрядные сумматоры.

Счётчики.

Счётчик – это устройство, которое предназначено для подсчётов чисел во входной последовательности.

Счётчики бывают:

· суммирующие - выполняют операцию сложения,

· вычитающие - выполняют операцию вычитания,

· реверсивные – выполняют операции и сложения, и вычитания.

Адресная память.

Оперативная (основная) память является представителем адресной памяти.

	Р А П				ЗМ		Р Ч П

 

 

 

РАП – регистр адреса памяти.

РЧП – регистр числа памяти.

ЗМ – запоминающий массив.

ДШ – дешифратор.

Шириной выборки из оперативной памяти называется число байт информации, которую можно считать или записать за одно обращение к памяти.

Основные операции, которые производятся в адресной памяти, это чтение и запись.

Стековая память.

Вспомогательная память представляет стековую память.

Стек – это память, организованная по принципу «последний пришёл, первый ушёл»; память «магазинного» типа.

 

N

Указатель стека

Указатель стека = указатель стека – 1

	c

 

b

 

	a

 

адрес

 

Указатель стека всегда будет указывать на последнюю занятую ячейку. Писать можно только в верхнюю свободную ячейку. Нельзя считывать a, пока не считали все верхние ячейки до a (d, c, b). Информация считывается по указателю стека, а после считывания указатель стека уменьшается на 1.

Ассоциативная память.

ЗМ

РО

РО – регистр отклика

РМ – регистр маски

РП – регистр признаков

	РП
	РМ

 

 

На РП записывается некоторый код. Все ячейки в ЗМ проверяются на наличие кода, записанного на РП. И в тех ячейках, где содержимое ячейки совпало с кодом на РП, соответствующий разряд помечается на РО. На РМ устанавливается некоторый код маски, который позволяет замаскировать отдельные разряды на РП, которые в дальнейшем не будут участвовать в сравнении с содержимым ячеек ЗМ.

Устройство управления (УУ).

Предназначено для выработки управляющих сигналов, под воздействием которых выполняются команды ЭВМ.

По способу организации различают:

· микропрограммные УУ

· аппаратные УУ

 

Управляющие регистры (УР).

СчК (счётчик команд) – хранит адрес следующей выполняемой команды.

РК (регистр команд) – хранит текущую выполняемую команду.

Четырёхадресные команды.

А1 – адресная часть команды, в которой содержится информация об адресе первого операнда.

А2 – содержит информацию об адресе второго опранда.

А3 – содержит информацию об адресе, по которому должен быть помещён результат.

А4 – содержится информация об адресе следующей выполняемой команды.

Двухадресные команды.

А2

А1

коп

Нет поля А3.

 

Результат записываем либо по адресу А1, либо по адресу А2 (тогда этот операнд, на место которого будет записан результат, сотрётся, и нужна дополнительная команда, чтобы перезаписать этот операнд, если он понадобится для другой команды).

Одноадресные команды.

Регистр-аккумулятор добавляется в структуру ЦП. В него помещается второй операнд до выполнения одноадресной команды.

Безадресные команды.

 

коп

Используется стек.

 

 

z=c+b

c + b = z

 

 

 

 

ü

ü Самый оптимальный вариант – это двухадресные и трёхадресные команды.

Способы адресации.

Адресный код команды в полях Аi в большинстве случаев не совпадает с исполнительным адресом.

Под исполнительным адресом понимается физический адрес ячейки памяти, по которому хранится информация, или же по которому её необходимо записать.

 

1.

Аi

коп

Прямая адресация.

В адресном поле Аi хранится непосредственно исполнительный адрес.

Структурная схема.

 

Аi

коп

операнд

ОП

адрес операнд АЛУ

 

 

РАП = РК (Аi)

РЧП = Чт (РАП)

РА = РЧП

 

2. Непосредственная адресация.

В адресном поле команды хранится операнд.

Структурная схема.

коп

Аi

 

 

операнд АЛУ

 

 

РА = РК (Аi)

При непосредственной адресации можно только считывать операнд, но нельзя записывать результат на место Аi.

 

3. Косвенная адресация.

В адресном поле команды хранится адрес ячейки ОП, по которому находится адрес операнда (то есть адрес адреса).

Структурная схема.

адрес операнда     операнд

ОП

 

адрес операнда

 

операнд АЛУ

 

 

РАП = РК (Аi) – подаём в память адрес адреса операнда.

РЧП = Чт (РАП) – получили адрес операнда.

РАП = РЧП

РЧП = Чт (РАП) – получили операнд.

РА = РЧП

 

4. Регистровая адресация.

В адресном поле команды указывается номер РОНа, в котором хранится операнд.

Структурная схема.

коп

Ri

 

операнд

ОП

Номер РОНа операнд АЛУ

 

 

РОНы используются для сокращения времени доступа за операндами.

Go to L.

1 этап. Выбор машинной команды.

Аналогично.

2 этап. Дешифрация.

3 этап. Формирование исполнительного адреса и выбор операндов.

РАРП = РК (R2) – выбираем адрес перехода.

РЧРП = Чт (РАРП)

СчК = РЧРП – выбран адрес, по которому надо передать управление.

ОП

 

ЗМ

Р Ч П

Р А П

Чт

 

 

СчК

R2

R1

коп

РК

 

Деш

+n

 

 

 

	РОНы

 

РАРП

Чт

 

РЧРП

Зп

 

 

Структурная схема.

Di

коп

Bi

 

 

ОП   операнд

РОНы   база

Di

АЛУ

+

Bi (Bi) ИА операнд

 

АЛУ

производит только сложение

и вычисляет адрес (индексное АЛУ)

 

 

6. Индексная адресация.

Di

Xi

коп

Ai

Xi – номер индексного регистра.

(Xi) – индекс.

Di – смещение.

Исполнительный адрес формируется как сумма индекса и смещения:

ИА = (Xi) + Di.

Структурная схема.

Di

коп

Xi

 

 

 

ОП операнд

РОНы база

Di

АЛУ

+

Xi (Xi) ИА операнд

 

АЛУ

 

 

7. Базово-индексная адресация.

Ai

 

Xi – номер индексного регистра.

Bi – номер базового регистра.

Di – смещение.

Исполнительный адрес формируется как сумма индекса, базы и смещения:

ИА = (Xi) + (Bi) + Di.

Структурная схема.

Di

Bi

коп

Xi

 

 

 

+

РОНы База   индекс

ОП операнд

Di

АЛУ

Bi (Bi) ИА операнд

Xi (Xi)

Структурная схема.

коп

Xi

 

 

 

РОНы адрес операнда

	ОП операнд

АЛУ

Адрес операнда операнд

Xi

 

Организация АЛУ

Одноразрядный сумматор

При выполнение операции вычитания x-y, уменьшаемое x подается на регистр РВ, вычитаемое e подается на регистр Р1; чтобы получить дополнительный код y информацию с Р1 на РА записывают в обратном коде, то есть инвертируется, снимается информация с инверсных выходов регистра Р1 при перезаписи.

В сумматоре складывается содержимое РА и РВ и +1 к младшему разряду.

Таким образом, в сумматоре к уменьшаемому x прибавляется дополнительный код вычитаемого y. На регистре РС фиксиру