Базовые логические элементы эмиттерно-связанной логики

 

 

Причиной появления БЛЭ ЭСЛ явилось желание повысить быстродействие цифровых устройств. Это привело к использованию в них совершенно отличного от ТТЛ схемотехнического решения. Основными причинами инерционности биполярных ключей являются время рассасывания неосновных носителей из базовой области транзисторов и постоянная времени перезаряда выходной емкости. Если время рассасывания заряда неосновных носителей при работе транзистора в активном режиме может быть полностью исключено, то от влияния постоянной времени перезаряда выходной емкости полностью избавиться не удается. Это влияние можно лишь уменьшить путем увеличения коллекторного тока транзистора. При неизменном постоянном токе перезаряда выходной емкости транзистора, длительность его перехода из состояния лог.0 в состояние лог.1 и обратно может быть уменьшена только за счет уменьшения логического перепада. Такое решение позволяет увеличить быстродействие, но ухудшает помехоустойчивость, что накладывает дополнительные ограничения при создании схем, менее подверженных помехам.

Основой БЛЭ ЭСЛ является токовый ключ, выполненный на двух транзисторах (рис. 8.14). На базу одного их них, например VT 2, подано некоторое постоянное опорное напряжение U _оп. Изменение напряжения, подаваемого на вход х ₀ ниже или выше U _оп приводит к перераспределению постоянного тока I _Э, заданного токостабилизирующим резистором R _Э, между транзисторами VT 1 и VT 2. При этом транзисторы не попадают в режим насыщения и, следовательно, в ключе принципиально отсутствует интервал рассасывания их неосновных носителей. Таким образом, особенностью ЛЭ ЭСЛ является постоянство потребляемого тока независимо от значения выходного сигнала ключа.

 

 

Рис. 8.14  Принципиальная электрическая схема токового ключа ЭСЛ

 

Эта особенность выгодно отличает ЛЭ ЭСЛ от ТТЛ, в которых в момент переключения ток, потребляемый элементом, резко возрастает, создавая внутренние помехи, ухудшающие помехозащищенность цифрового устройства. Нетрудно заметить, что общей шиной для элемента является шина + U _п, в результате чего все потенциалы точек схемы отрицательны относительно общей шины. Однако в схеме токового ключа так же, как и в схемах ТТЛ, реализован принцип положительной логики, при которой большему выходному напряжению соответствует сигнал лог.1, а меньшему – сигнал лог.0 (см. предыдущую лекцию).

Быстродействие токового ключа весьма велико, так как, во-первых, транзисторы принципиально не заходят в область насыщения, и, во-вторых, мал логический перепад напряжений между значениями лог.0 и лог.1. последнее реализовано выбором малых сопротивлений R _к1 и R _к2 схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.

С токового ключа снимается одновременно два сигнала – прямой и инверсный, связанные с сигналом х ₀ на входе схемы соотношениями:

y ₁ = x ₀,

y ₀ = .

Можно отметить, что схемотехнически токовый ключ повторяет схему дифференциального усилителя постоянного тока (из лекции «Операционные усилители»).

Выходное напряжение, снимаемое с выходов y ₁ и y ₀ всегда больше U _оп, так как транзисторы VT 1 и VT 2 работают в ненасыщенном режиме. Поэтому непосредственное последовательное включение таких ключей невозможно. Для этого необходим согласующий каскад. В качестве такого согласующего каскада используют схемы эмиттерных повторителей, включенные между выходами токового ключа и выходом логического элемента.

Полная схема БЛЭ, выполненного на ЭСЛ, приведена на рис. 8.15. Базовый элемент получен путем замены транзистора VT 1 токового ключа на группу параллельно включенных транзисторов VT 1 … VT n.

 

Рис. 8.15  Принципиальная электрическая схема БЛЭ ЭСЛ ИС серии 500

 

Функционально схему БЛЭ ЭСЛ можно разбить на три узла:

- токовый ключ на транзисторах VT 1 … VT _n+1 и резисторе R _n+2;

- источник эталонного напряжения, включающий параметрический стабилизатор на элементах R _n+4, R _n+5, VD 1, VD 2 и эмиттерный повторитель на VT _n+2 и R _n+3;

- выходные эмиттерные повторители на транзисторах VT _n+3 и VT _n+4.

Цепи нагрузок транзисторов VT _n+3 и VT _n+4 вынесены за пределы ИС, что снижает рассеиваемую на ней мощность и расширяет функциональные возможности БЛЭ. Диоды в задающей цепи источника эталонного напряжения служат для термокомпенсации опорного напряжения U _оп.

Принцип действия ЭСЛ.

 

Предположим, что все входы схемы (рис. 8.20) х ₀, …, х _n-1 подано напряжение, близкое к – U _п. тогда транзисторы VT 1 … VT _n будут заперты. Весь ток резистора R _n+2 протекает через транзистор VT _n+1, к выводу базы которого приложено опорное напряжение U _оп. Этот транзистор поддерживается в активном режиме работы за счет действия глубокой последовательной отрицательной обратной связи по току. Если не учитывать обратные токи коллекторных переходов транзисторов VT 1 … VT _n через резистор R _n  протекает только базовый ток транзистора VT _n+3 выходного эмиттерного повторителя. Следовательно, напряжение на выходе близко к нулевому

U _у2 = - I _{Б VTn+3} R _n – U _{БЭ VTn+3}.      (8.7)

Численно это напряжение U _у2 примерно равно -0,9 В.

Через резистор R _n+1 кроме базового тока транзистора VT _n+4 протекает ток I _{К VTn+1}, примерно равный I _Э. эти токи создают на резисторе R _n+1 падение напряжения, равное

U _Rn+1 = (I _Kn+1 + I _Бn+4) R _n+1 = [(I _Э h _21Э)/(h _21Э + 1) + I _Бn+4] R _n+1 ≈ I _Э R _n+1.

 

Это напряжение преобразуется выходным эмиттерным повторителем на транзисторе VT _n+4 в выходное напряжение U _у1, определяемое выражением

U _у1 ≈ - U _{БЭ VTn+4} - I _Э R _n+1.      (8.8)

Численно напряжение U _у1 равно – 1,7 В.

Если хотя бы на один из входов х ₀, …, х _n-1  подать напряжение, превышающее по уровню опорное U _ОП (-1,3 В), соответствующий транзистор VT перейдет в активный режим работы. Его ток равен току эмиттера I _Э, что приведет к смене уровней выходного напряжения

U _у2 = – U _{БЭ VTn+3} – I _Э R _n,

                                                                   U _у1 ≈ - I _{Б VTn+4} R _n+1 - U _{БЭ VTn+4}.   (8.9)

 

Из сказанного выше следует, что рассмотренная схема реализует по выходу у ₂  операцию ИЛИ-НЕ, а по выходу у ₁ – операцию ИЛИ.

Резисторы R₀ - R_n-1, включенные между базами транзисторов токового ключа и выводом – U_П, обеспечивают запертое состояние этих транзисторов при отсутствии входного сигнала. Это позволяет не беспокоиться о подключении неиспользуемых входов ИС к выводам источника питания.

Особенностью схемотехнического построения элементов ЭСЛ является использование для подключения общей шины собственно токового переключателя и выходных эмиттерных повторителей различных выводов ИС. Потребляемый ток, протекающий в этих цепях, имеет качественно различный характер. В принципе работы токового ключа заложено потребление принципиально постоянного тока, так как его работа связана с перераспределением эмиттерного тока резистора R _Э (см. рис. 8.19). Эмиттерные же повторители потребляют импульсный ток. К тому же для улучшения частотных свойств сопротивление резисторов, подключаемых к выводам у₁ и у₂ ИС, подбираются весьма малыми (R _ВНЕШ=75…100 Ом). поэтому совместное питание этих цепей из-за малой величины логического перепада может приводить к ложному срабатыванию соседних элементов, т.е. к появлению сбоев при обработке информации (внутренних помех). Разделение цепей питания позволяет устранить этот недостаток.

Раздельное питание токовых ключей и выходных эмиттерных повторителей позволяет дополнительно решить задачу снижения мощности, рассеиваемой в реальной аппаратуре. Так как выходное напряжение лежит в диапазоне -0,9…-1,7 В, то для питания внешних резисторов может быть использовано напряжение, не превышающее 2 В. Такое решение при малых значениях сопротивления R _ВНЕШ позволяет значительно уменьшить бесполезные потери мощности.

Рассмотренные функциональные возможности БЛЭ ЭСЛ могут быть существенно расширены простыми схемотехническими приемами. Вот два из них:

совместное включение выходов нескольких элементов на общую нагрузку;

многоярусное включение переключателей тока.

Первый прием использует свойство эмиттерных повторителей поддерживать высокий уровень выходного напряжения, если хотя бы один из параллельно соединенных транзисторов включен (находится в активном режиме, рис. 8.16).

 

Рис. 8.16. Совместное включение выходов нескольких ЛЭ ЭСЛ

 

Логические операции, реализуемые при объединении выходов пары двухвходовых элементов, работающих с переменными х ₁, х ₀, у ₁, у ₀, иллюстрируются в табл. 8.3.