Циклы ввод и вывод магистрали ISA

Выполнение процессором команды требует хотя бы одного обращения к магистрали, поскольку сначала команда должна быть выбрана из ячейки оперативной памяти. При исполнении команды процессору может потребоваться многократное обращение к магистрали, как для выборки операндов из памяти или регистров внешних устройств, так и для занесения в память или в регистр данных внешнего устройства результата выполнения команды. Все операции, связанные с вводом и выводом данных, называются циклами обращения к магистрали. При работе с внешними устройствами выполняются два типа магистральных операций ВВОД и ВЫВОД

При выполнении цикла ВВОД данные передаются от пассивного устройства к активному. Временная диаграмма выполнения цикла представлена на рис. 3.5.

Шинный цикл обычно состоит из четырех рабочих периодов длительностью T (машинный такт), однако компьютер автоматически вводит в этот цикл дополнительный период ожидания T_W. Таким образом, в компьютере весь шинный цикл содержит как минимум пять периодов и составляет примерно 0.6 мкс.

Шинный цикл ВВОД инициируется каждый раз, когда микропроцессор выполняет команду IN. Во время периода T₁ в активное состояние

Рисунок 3.5 – Цикл ВВОД.

переключается линия сигнала ALE, по срезу которого выдается признак того, что разряды SA0 ÷ SA9 адресной шины содержат действительный адрес порта УВВ. Во время периода T₂ в активное состояние переводится сигнал управления IOR, который указывает, что отклик адресуемого УВВ должен заключаться в выводе им содержимого своего регистра данных на шину данных. В начале периода T₄ процессор считывает информацию с шины данных, и переводит сигнал IOR в неактивное состояние. Если расписать по стадиям это будет выглядеть так:

· в начале такта T₁ процессор переводит сигнал ALE в высокое состояние, указывая, что будет выполняться цикл обращения к УВВ;

· затем помещает адрес порта УВВ на линии адреса;

· УВВ по заднему фронту сигнала ALE запоминает адрес в своей входной логике, анализирует его и, если он совпадает с адресом данного УВВ, то активизируется;

· в начале такта T₂ процессор переводит сигнал IOR в низкое состояние, указывая, что будет выполняться цикл ВВОД;

· в ответ на понижение сигнала IOR УВВ помещает свои данные на линии данных магистрали;

· в начале периода T₄ процессор считывает данные с шины данных и снимает сигнал IOR, а затем и адрес с линий адреса;

· в ответ на снятие сигнала IOR УВВ снимает данные с линий данных магистрали.

Шинный цикл ВЫВОД используется для передачи данных от активного устройства к пассивному и инициируется каждый раз, когда процессор выполняет команду OUT. Временная диаграмма выполнения цикла представлена на рис. 3.6.

Порядок выполнения операций в цикле ВЫВОД следующий:

· процессор в начале периода T₁ переводит сигнал ALE в высокое состояние, указывая, что будет выполняться цикл обращения к УВВ;

Рисунок 3.6 – Цикл ВЫВОД.

· затем помещает адрес порта УВВ на линии адреса;

· УВВ по заднему фронту сигнала ALE запоминает адрес в своей входной логике, анализирует его и, если он совпадает с адресом данного УВВ, то активизируется;

· процессор во время периода T₂ переводит сигнал IOW в низкое состояние, указывая, что будет выполняться цикл ВЫВОД, затем помещает данные на шину данных;

· УВВ считывает данные с шины данных во время действия сигнала IOW;

· в начале периода T₄ процессор снимает сигнал IOW, данные с шины данных и адрес с шины адреса, освобождая их.