Структура ячейки памяти DRAM

 

 

Структура ОЗУПВ(Д) на два элемента памяти

 

Два элемента памяти имеют общую центральную (n+) область, соединенную с алюминиевой шиной столбца «У».

затворы из поликристаллического Si+ одновременно являются шинами строк Х_i и Х_i+1.

Запоминающие ёмкости, расположенные над крайними n+ зонами, изготовлены из двух слоёв поликристаллического Si+ и изолятора с высокой диэлектрической проницаемостью.

33.34.ОЗУПВ(С).SRAM.Структурная схема и элемент памяти.Схема и работа ячейки памяти ОЗУПВ(С).SRAM.

Большая часть БИС памяти создаётся на МОП-транзисторах. Схемы на биполярных транзисторах имеют значительно меньшую информационную ёмкость. Основной частью ЗУ является накопитель-«матрица» запоминающих элементов памяти (элементов памяти). Каждый элемент памяти предназначен для хранения одного бита информации.

 

Структурная схема ОЗУПВ(С).

Каждый элемент памяти (например - 12) представляет собой ячейку матрицы, в которой находится не менее четырёх транзисторов. Каждая ячейка памяти представляет собой симметричный триггер и предназначена для хранения 1 бита информации. С помощью систем шин строк «Х» и столбцов «У» возможна выборка произвольного элемента памяти.

Триггер симметричный

Симметричный триггер состоит из двух инверторов (n-МОП с динамической нагрузкой) с перекрестными обратными связями (вход 1 соединен с выходом 2, а вход 2 – с выходом 1). Триггер может находится в одном из 2-х устойчивых состояний: либо Т_А1 – открыт, а Т_А2 – закрыт; либо Т_А2 – открыт, Т_А1 – закрыт.К точкам А и В подсоединяются управляющие транзисторы, соединенные с шинами «X» и «Y».

Полная схема ячейки памяти представлена на следующем рис.

- Т1 и Т2 – активные транзисторы инверторов, - Т3 и Т4 – нагрузочные транзисторы инверторов, - Т5 и Т6 – управляющие транзисторы, соединенные с шинами Yi и Yi+1.

При отсутствии на шине Х_i напряжения выборки транзисторы Т5 и Т6 закрыты. Триггер будет «отключен» от шин столбцов Yi и Yi_+1. И может сколь угодно долго хранить ранее полученную информацию, пока не отключено напряжение питания.

Запись информации.

Чтобы произвести запись информации на одну из шин «Y» столбца подают напряжение, соответствующее логическому 0, а на другую – соответствующее логической 1. Затем на шину Х подают положительный импульс выборки и управляющие транзисторы Т5 и Т6 открываются, и в плечах триггера (точках А и В) появляются соответствующие шинам Y_i и Y_i+1 напряжения столбцов. В результате, триггер устанавливается в одно из двух устойчивых состояний.

Считывание информации.

При считывании информации шины столбцов подключаются ко входам усилителя считывания (с большим входным сопротивлением). И при поступлении на шину «Х» положительного импульса выборки, транзисторы Т5 и Т6 открываются, и по шинам Y_i и Y_i+1 на входы усилителя поступают напряжения, соответствующие состоянию триггера. Эти напряжения усиливаются усилителем считывания. В принципе, аналогичное устройство может быть построено на комплиментарных структурах (что позволяет снизить потребляемую мощность и увеличить степень интеграции).В качестве нагрузки может быть использован и высокоомный слой поликристаллического кремния.

25.Варианты и характеристики МОП транзисторов.