Параллельные и последовательные интерфейсы

Самый распространенный способ представления данных сигналами — двоичный: например, условно высокому (выше порога) уровню напряжения соответствует логическая единица, низкому — логический ноль (возможно и обратное представление). Для того чтобы передавать группу битов, используются два основных подхода к организации интерфейса:

§ параллельный интерфейс — для каждого бита передаваемой группы используется своя сигнальная линия (обычно с двоичным представлением), и все биты группы передаются одновременно за один квант времени. Примеры: параллельный порт подключения принтера (LPT-порт, 8 бит), интерфейс ATA/ATAPI (16 бит), SCSI (8 или 16 бит), шина PCI (32 или 64 бита);

§ последовательный интерфейс — используется лишь одна сигнальная линия, и биты группы передаются друг за другом по очереди; на каждый из них отводится свой квант времени (битовый интервал). Примеры: последовательный коммуникационный порт (COM-порт), последовательные шины USB и FireWire, PCI Express, интерфейсы локальных и глобальных сетей.

На первый взгляд организация параллельного интерфейса проще и нагляднее и этот интерфейс обеспечивает более быструю передачу данных, поскольку биты передаются сразу пачками. Очевидный недостаток параллельного интерфейса — большое количество проводов и контактов разъемов в соединительном кабеле (по крайней мере по одному на каждый бит). Отсюда громоздкость и дороговизна кабелей и интерфейсных цепей устройств, с которой мирятся ради вожделенной скорости. У последовательного интерфейса приемопередающие узлы функционально сложнее, зато кабели и разъемы гораздо проще и дешевле. Понятно, что на большие расстояния тянуть многопроводные кабели параллельных интерфейсов неразумно (и невозможно), здесь гораздо уместнее последовательные интерфейсы.

Скорость передачи данных интерфейсов

Теперь подробнее разберемся со скоростью передачи данных. Очевидно, что она равна числу бит, передаваемых за квант времени, деленному на продолжительность кванта. Для простоты можно оперировать тактовой частотой интерфейса — величиной, обратной длительности кванта. Это понятие естественно для синхронных интерфейсов, у которых имеется сигнал синхронизации (clock), определяющий возможные моменты возникновения всех событий (смены состояния). Для асинхронных интерфейсов можно воспользоваться эквивалентной тактовой частотой — величиной, обратной минимальной продолжительности одного состояния интерфейса. Теперь можно сказать, что максимальная (пиковая) скорость передачи данных равна произведению тактовой частоты на разрядность интерфейса. У последовательного интерфейса разрядность 1 бит, у параллельного она соответствует числу параллельных сигнальных цепей передачи битов данных. Остаются вопросы о достижимой тактовой частоте и разрядности. И для последовательного, и для параллельного интерфейсов максимальная тактовая частота определяется достижимым (при разумной цене и затратах энергии) быстродействием приемопередающих цепей устройств и частотными свойствами кабелей. Здесь уже очевидны выгоды последовательного интерфейса: для него, в отличие от параллельного интерфейса, затраты на построение высокоскоростных элементов не приходится умножать на разрядность.

В параллельном интерфейсе существует явление перекоса (skew), существенно влияющее на достижимый предел тактовой частоты. Суть его в том, что сигналы, одновременно выставленные на одной стороне интерфейсного кабеля, доходят до другого конца не одновременно из-за разброса характеристик цепей. На время прохождения влияет длина проводов, свойства изоляции, соединительных элементов и т. п. Очевидно, что перекос (разница во времени прибытия) сигналов разных битов должен быть существенно меньше кванта времени, иначе биты будут искажаться (путаться с одноименными битами предшествующих и последующих посылок). Вполне понятно, что перекос ограничивает и допустимую длину интерфейсных кабелей: при одной и той же относительной погрешности скорости распространения сигналов на большей длине набегает и больший перекос. Перекос сдерживает и увеличение разрядности интерфейса: чем больше используется параллельных цепей, тем труднее добиться их идентичности. Из-за этого даже приходится «широкий» (многоразрядный) интерфейс разбивать на несколько «узких» групп, для каждой из которых используются свои управляющие сигналы. В 90-х годах в схемотехнике приемопередающих узлов стали осваиваться частоты в сотни мегагерц и выше, то есть длительность кванта стала измеряться единицами наносекунд. Достичь соизмеримо малого перекоса можно лишь в пределах жестких компактных конструкций (печатная плата), а для связи отдельных устройств кабелями длиной в десятки сантиметров пришлось остановиться на частотах, не превышающих десятков мегагерц. Для того чтобы ориентироваться в числах, отметим, что за 1 нс сигнал пробегает по электрическому проводнику порядка 20–25 см. Наносекунда — это период сигнала с частотой 1 ГГц.

 

 

Стандартные интерфейсы

Стандартные интерфейсы, обеспечивая широкий круг потребностей с разнообразными параметрами, имеют существенно различающиеся структуру и характеристики. Здесь рассматриваются только некоторые из интерфейсов, имеющие наиболее характерные особенности и области применения.

Интерфейс VME. Один из первых 32- разрядных интерфейсов, может использоваться для обмена 16- разрядными данными. Применяется самостоятельно или совместно с магистралями VMX и VMS, образуя единую многоуровневую систему обмена информацией. Разрабатывался для применения в спектрометрических ИИС и ИИС физики элементарных частиц. Обработка характерного для этих применений интенсивного потока требует распараллеливания. При числе информационных каналов до 10⁴ аппаратура сбора данных выполнялась в стандарте САМАС, при большем числе каналов или большей множественности событий - в стандарте FASTBUS. При этом считывание и предварительная обработка образа события производится микропроцессорными контроллерами, являющимися функциональными блоками интерфейсов FASTBUS или VME. Число процессоров в ИИС может достигать нескольких десятков. Сложение полного события производится через системный крейт VME.

Интерфейс VME образован трехшинной архитектурой:

- собственно параллельная системная магистраль VME

- параллельная магистраль расширения памяти VMX

- последовательная магистраль VMS

Основные характеристики VME:

- 32- разрядный асинхронный параллельный интерфейс с раздельными шинами адреса и данных (ША- 31 разряд, ШД- 32 разряда)

- число уровней прерывания - 7

- объем адресуемой памяти - 4 Гбайт

- скорость обмена 20-60 Мбайт/с

- назначение - обслуживание многопроцессорных систем и систем реального времени

Протокол интерфейса определяет три типа арбитров магистрали: приоритетный, циклический и одноуровневый. Приоритетный арбитр присваивает линиям запроса жесткие приоритеты (высший приоритет у линий большим номером). Обслуживание магистрали производится при поступлении требования от ведущего с более высоким приоритетом, чем текущий. Циклический тип арбитра производит смену приоритетов после каждого арбитража (если в предыдущем цикле высший приоритет был у линии Br_i, высшим приоритетом будет обладать линия Br_(i-1)). Одноуровневый тип арбитража воспринимает запросы только по одной линии.

Магистраль VMX обеспечивает расширение локального интерфейса, что позволяет процессору обращаться к дополнительным устройствам (памяти) без затрат на арбитраж, неизбежных при работе с глобальной магистралью VME.

Последовательная магистраль VMS используется для обмена сообщениями о событиях в системе (дополнительно к обмену данными и командами). Скорость передачи 3-4 Мбит/с. магистраль VMS может использоваться для обеспечения отказоустойчивости системы VME путем введения избыточности в цепи исправления ошибок.

Логические уровни сигналов в интерфейсе VME соответствуют стандарту ТТЛ. Каждый конец линии подключается к согласующему сопротивлению (194 Ом), вторым концом подключенному к источнику эквивалентного напряжения 2,94 В (делитель 330/470 Ом). В качестве источников сигнала используются схемы с открытым коллектором или с тремя состояниями. Отметим, что если это не оговаривается специально, уровни сигналов принимаются соответствующими стандарту ТТЛ.

 

В схеме формирования выходного сигнала R1 и R2 задают величину стандартного уровня лог. "1" ТТЛ, а R3 обеспечивает согласование длинной линии связи.

 

Интерфейс MULTIBUS - II (intel). Дальнейшее развитие MULTIBUS и его отечественного аналога - И-41. Исп-ся в микропроцессорных системах. Реализует многошинную структуру: содержит пять частных шин:

параллельную системную шину (iPSB),локальную шину расширения (iLBX II), последов системную шину (iSSB),шину расширения ввода-вывода (iSBX), многоканальную шину прямого доступа к памяти.

Такая структура (комбинация магистралей различных типов) позволяет оптимальным образом передавать данные разного типа. Главной системной магистралью, с полным набором системных функций, является параллельная системная шина iPSB. Эта магистраль содержит мультиплексированные ША и ШД с 32 разрядами. При блочной передаче реализуется скорость обмена 40 Мбайт/с. Магистраль реализует синхронный способ передачи, но синхронизация не накладывает жестких ограничений на длительность операций, т.к. используется диалоговая форма обмена.

Интерфейс кроме логической системы адресации использует механизм географической адресации. Он позволяет программно адресовать модуль системы в соответствии с его физическим положением в объединительной панели. На каждой плате размещены специальные регистры межсоединений, содержащие служебную информацию. Цикл обмена данными начинается с фазы запроса, где ведущий модуль выдает на шину адресную и командную информацию. Информация запроса поступает на все системные управляющие линии. модули, обменивающиеся информацией, проверяют и подтверждают истинность данных.

Во время разных фаз обмена функции системных управляющих линий изменяются.

Интерфейс использует два алгоритма предоставления доступа к шине:приоритетный и бесприоритетный.

Наивысший приоритет присваивается модулям, обрабатывающим события в реальном масштабе времени. Специальные циклы прерывания дают возможность каждому модулю переадресовать сигнал прерывания любому другому модулю с указанием адреса источника сообщения и приемника. Таким образом интерфейс может образовывать 255 виртуальных линий прерывания.

Если несколько процессов будут пытаться обратиться к общей глобальной памяти, то это может привести к перегрузке системной магистрали. Возможное снижение производительности системы в целом исключается использованием локальных шин. Локальная шина iLBX II расширяет локальную память и тем самым уменьшает число обращений к системной магистрали. Применение блочных передач и совместное использование магистралей различных типов позволяет реализовать эффективную скорость обмена MULTIBUS-II - 96Мбайт/с.

Шина расширения ввода-вывода iSBX дает возможность обмена при скоростях до 8 Мбайт/с при длине линий связи до 15 мс использованием асинхронного протокола. Она позволяет подключать до 16 абонентов и выделяет каждому пространство памяти объемом до 16 Мбайт. Последовательная магистраль iSSB рассчитана на соединение до 32 абонентов при длине линий связи до 10 м. Каждый абонент, подключенный к этой шине, постоянно контролирует шину на наличие несущей (трафика). Если шина занята, абонент ждет ее освобождения. При одновременном выставлении нескольких запросов протокол разрешает столкновение по принципу временного сегментирования. Каждому абоненту гарантируется выделение временного сегмента, в течение которого он может беспрепятственно производить передачу.

Система MULTIBUS использует собственный тактовый генератор, независимый от тактовых генераторов объединяемых модулей. Наличие независимого генератора позволяет использовать магистраль ведущими с различными тактовыми частотами, причем они могут выходить на магистраль асинхронно по отношению друг к другу.

Логические уровни сигналов магистралей соответствуют стандарту ТТЛ. Различные группы линий нагружаются по разному. Линии ША/ШД на конце линии нагружаются на Rн = 194 Ом, линии управления на Rн = 132 Ом. Сопротивления нагрузки подключены к дополнительному источнику напряжения +3В. Линия тактовых сигналов нагружается на Rн = 57 Ом, подключенное к Е = +2,6В. В выходных каскадах используются схемы с открытым коллектором, с нагрузочной способностью от 48 до 64 мА.

Интерфейс Futurebus

32 разрядный интерфейс с мультиплексированной шиной адреса/данных; имеет асинхронный протокол обмена. разработан в соответствии с европейским стандартом 896. Стандарт предусматривает конфигурацию двух уровней:передача 16-разрядных данных и 24-разрядного адреса; передача 32 разрядов адреса и данных.

Кроме параллельной магистрали futurebus содержит и последовательную. Протокол параллельной магистрали предусматривает два режима обмена:однократный обмен, блочные передачи.

Режим работы выбирает ведущий модуль и в каждом цикле обмена передает управляющую информацию ведомому модулю командным кодом. Код в адресном цикле определяет режим протокола. Код в цикле данных задает направление передачи информации и указывает те байты в 32-разрядном слове, к которым надо обеспечить доступ.

При блочной передаче ведущий блок передает только начальный адрес блока данных, а остальные адреса вычисляются последовательными приращениями в ведомом модуле. В режиме блочной передачи достигается скорость обмена более 40 Мбайт/с. Интерфейс позволяет осуществлять широковещательный режим обмена, когда обращение ведущего производится одновременно к нескольким ведомым. При широковещательном обмене используются специальные сигналы ответа для установления скорости обмена, соответствующей самому медленному ведомому.

Интерфейс имеет по одной линии контроля на четность на каждый байт. Использование контроля необязательно; пользователь может исключить соответствующие линии и схемы обнаружения ошибок из интерфейса.

Основным назначением интерфейса FUTUREBUS является построение многопроцессорных информационных систем, т.е. он функционирует без центральных управляющих устройств и использует ограниченное число управляющих сигналов. Это не позволяет применять общепринятые схемы арбитража. Система арбитража состоит из арбитражных схем, располагающихся в каждом модуле. Каждому модулю назначается 6-разрядный арбитражный номер, который выставляется на шину через схемы с открытым коллектором. Следовательно, информация на арбитражных линиях - это результат операции "монтажное" ИЛИ над разрядами номеров всех конкурирующих блоков. Арбитражная схема организована так, что если она помещает логический "0" на линию и обнаруживает на ней логическую "1" от конкурирующего модуля, то вывод более младших разрядов прекращается. В результате на арбитражной шине устанавливается максимальный номер. Чтобы при интенсивном обмене блоки с малыми номерами не оказались дискриминированными используется деление модулей на две категории:

* приоритетные модули, которым разрешается требовать доступ к шине

* модули с последовательным предоставлением доступа. (Закончив обмен они не имеют права выставлять запрос до тех пор, пока не будут удовлетворены запросы других модулей этой же категории)

Приоритетным модулям присваиваются более высокие арбитражные номера, поэтому в конфликтах с модулями второй группы они пользуются преимуществом. Обычные ТТЛ ИС не справляются с высокоскоростным обменом по шине FUTUREBUS (большие помехи при быстрых переходных процессах). Используются магистральные приемопередатчики с открытым коллектором и диодами Шоттки, имеющие максимальную паразитную емкость (приемника и передатчика) не более 5 пф, которая слабо зависит от тока (обусловлено свойствами диода Шоттки). Логические уровни соответствуют ТТЛ. Концы линий подключаются к дополнительному источнику напряжения +3,4 В через Rн = 123 Ом (подтягивание уровня логической "1"). Формируемая длительность фронта 10нс.

Шина сопряжения стандарта GPIB. HP (Hewlett-Packard) разработала стандарт шины сопряжения функциональных блоков, имеющих цифровое управление, с ЭВМ, под названием GPIB (General Purpose Instrument Bus- приборная шина общего назначения) или IEEE-488-1978(стандарт Института инженеров по электротехнике и радиоэлектронике). Этот стандарт поддерживается и другими производителями измерительных приборов. В шине GPIB используется асинхронная система сигналов квитирования связи. Скорость передачи данных определяется возможностями устройств, установивших связь. Аппаратные возможности интерфейса ограничивают скорость передачи данных - 2 Мбит/с.

Структуру шины составляют 16 линий. 8 линий обеспечивают передачу данных, 8- передачу управляющих сигналов; из них 3 линии выделены для обмена сигналами квитирования. Любое устройство, подключенное к шине, может выполнять одну из функций:только передатчик, только приемник, передатчик и приемник, контроллер шины. Любое устройство может выполнять комбинацию этих функций.

Обычно роль контроллера шины выполняет ЭВМ типа IBM PC. ЭВМ служит также приемником и передатчиком информации, устройством обработки информации. Только передатчиком, например, являются цифровые вольтметры и другие измерительные приборы. Только приемники, например, графопостроители, генераторы сигналов произвольной формы, управляемые ЭВМ, контроллеры электродвигателей различных приводов. Приемники и передатчики данных, например, накопители информации на магнитных носителях, программируемые анализаторы спектров и т.д. Аппаратными особенностями шины GPIB являются приспособленность для работы в условиях малого уровня помех и расстояниях между узлами системы до 20 м.

Сигналы интерфейса GPIB. Электрическим стандартом сигналов является ТТЛ стандарт с управлением шины формирователями с открытым коллектором. Активному состоянию соотв низкий логический уровень. Инфа передается по шине побайтно. Способ установления связи с квитированием гарантирует, что очередной байт будет подан на шину только при условии, что все приемники готовы принять его, что считывание не начнется ранее подачи на шину байта данных, что байт данных будет оставаться на шине, пока его не примут все устройства-приемники.

Активный уровень на линии DAV (данные доступны) указывает, что информация на линиях данных доступна для считывания. Прежде чем подать байт на шину, передатчик должен дожидаться пока сигнал NRFD (не готов к приему) не перейдет на высокий логический уровень. Т.к. в интерфейсе используются буферные ИС с открытым коллектором, переход на высокий уровень свидетельствует, что все устройства, подключенные к шине, готовы к приему данных. После этого передатчик может выдать на шину байт данных. О готовности данных передатчик сигнализирует по линии DAV (данные доступны) низким логическим уровнем. Приемники, после обнаружения низкого уровня на линии DAV, начинают считывание данных. После окончания считывания каждый из приемников освобождает линию NDAC (данные не приняты). По линиям шины данных Контроллер шины может передавать команды четырех типов:адресуемые, приема, передачи, универсальные.

Универсальные команды адресованы сразу всем устройствам интерфейса. Таких команд пять:блокировка автономного управления, сброс устройства, отмена настройки на параллельный опрос, разрешение последовательного опроса, блокировка последовательного опроса.

Адресуемые команды. На адресуемые команды реагируют только устройства, которым перед этим была передана команда приема.

При параллельном опросе линия передачи одного и того же разряда данных может использоваться одновременно несколькими устройствами.

Команда группового запуска служит для синхронизации работы нескольких устройств. После приема этой команды все устройства начинают выполнение своих задач одновременно.