Построение цифровой схемы по произвольной таблице истинности

Любая логическая схема без памяти полностью описывается таблицей истинности. При этом не обязательно чтобы все комбинации входных сигналов были полезными. Возможна ситуация, когда только часть комбинаций входных сигналов является полезной. В этом случае выходные сигналы для оставшихся комбинаций входных сигналов могут быть доопределены произвольно. Обычно при этом стараются выбирать выходные сигналы таким образом, чтобы принципиальная схема цифрового устройства получилась простейшей.

Для реализации логических схем с произвольной таблицей истинности используется сочетание простейших логических элементов "И", "ИЛИ", "НЕ". Существует два способа синтеза цифровых схем, реализующих произвольную таблицу истинности. Это СКНФ (логическое произведение суммы входных сигналов) и СДНФ (сумма логических произведений входных сигналов).

При построении схемы, реализующей произвольную таблицу истинности, каждый выход анализируется (и строится схема) отдельно.

В настоящее время наиболее распространены микросхемы, совместимые с ТТЛ технологией, а в этой технологии проще всего получить логические элементы "И". Поэтому первым рассмотрим способ реализации произвольной таблицы истинности основанный на СДНФ.

Для реализации таблицы истинности при помощи логических элементов "И" достаточно рассмотреть только те строки таблицы истинности, которые содержат логические "1" в выходном сигнале. Строки, содержащие в выходном сигнале логический ноль, в построении схемы не участвуют. Каждая строка, содержащая в выходном сигнале логическую единицу, реализуется схемой логического "И" с количеством входов, совпадающим с количеством входных сигналов в таблице истинности.

Входные сигналы, описанные в таблице истинности логической единицей, подаются на вход этой схемы непосредственно, а входные сигналы, описанные в таблице истинности логическим нулем, подаются на вход этой же схемы "И" через инверторы. Объединение сигналов с выходов схем "И", реализующих отдельные строки таблицы истинности, производится при помощи схемы логического "ИЛИ". Количество входов в схеме "ИЛИ" определяется количеством строк в таблице истинности, в которых в выходном сигнале присутствует логическая единица.

Рассмотрим конкретный пример. Пусть необходимо реализовать таблицу истинности, приведенную в табл. 6.1.

Таблица 6.1. Пример таблицы истинности

Входы	Выходы
х0	х1	х2	х3	F0	F1
0	1	0	1	0	1
1	0	0	1	0	1
1	1	1	1	0	1

 

Для построения схемы, реализующей сигнал F0, достаточно рассмотреть строки, выделенные жирным шрифтом. В рассматриваемой таблице истинности имеются всего три строки, содержащие единицу в выходном сигнале F0, поэтому в формуле СДНФ будет содержаться три произведения входных сигналов:

Полученная формула в схеме на рис. 6.6 реализуются микросхемой D2. Как и в формуле, каждая строка таблицы истинности реализуется своей схемой "И", затем выходы этих схем объединяются схемой "ИЛИ". Количество входов элемента "И" однозначно определяется количеством входных сигналов в таблице истинности. Количество этих элементов, а значит и количество входов в логическом элементе "ИЛИ" определяется количеством строк с единичным сигналом на реализуемом выходе схемы.

Для построения схемы, реализующей сигнал F1, достаточно рассмотреть строки, выделенные курсивом. Эти строки в схеме на рис. 6.6 реализуются микросхемой D3. Принцип построения этой схемы не отличается от примера, рассмотренного выше. В таблице истинности присутствуют всего три строки, содержащие единицу в выходном сигнале F1, поэтому в формуле СДНФ выхода F1 будет содержаться три произведения входных сигналов:

Рис. 6.6. Принципиальная схема, реализующая таблицу истинности, приведенную в табл. 6.1

Обычно при построении цифровых схем после реализации таблицы истинности производится минимизация схемы, но в данном случае для упрощения понимания материала минимизация производиться не будет. Это оправдано еще и с той точки зрения, что схемы, построенные по ДНФ, обычно обладают максимальным быстродействием. При реализации схемы на ТТЛ микросхемах быстродействие такого узла будет равно быстродействию одиночного инвертора.

Для иллюстрации этого утверждения рассмотрим схему логического элемента "2И‑2ИЛИ‑НЕ", выполненного по ТТЛ технологии. Она приведена на рис. 6.7. Основные компоненты, определяющие быстродействие этой схемы — это транзисторы, образующие схему "ИЛИ", так как только они обладают усилением по напряжению, а, значит, их входная емкость увеличивается за счет эффекта Миллера.

Но ведь эти транзисторы соединены параллельно! Это означает, что время задержки сигнала по каждой цепи не суммируются. Быстродействие схемы в целом будет определяться наибольшей из рассматриваемых задержек сигнала, а быстродействие всей схемы в целом будет равно быстродействию одиночного (наихудшего с точки зрения быстродействия) инвертора.

Рис. 6.7. Принципиальная схема ТТЛ микросхемы "2И-2ИЛИ-НЕ"

Применение СКНФ для разработки цифровой схемы оправдано при большом количестве единиц в таблице истинности, описывающей выходной сигнал, как, например, в таблице истинности, приведенной в табл. 6.2.

Для реализации таблицы истинности при помощи логических элементов "ИЛИ" достаточно рассмотреть только те строки таблицы истинности, которые в выходном сигнале содержат логические "0". Строки, содержащие в выходном сигнале логическую единицу, в построении схемы не участвуют. Каждая строка, содержащая в выходном сигнале логический ноль, реализуется логическим элементом "ИЛИ" с количеством входов, совпадающим с количеством входных сигналов в таблице истинности. Входные сигналы, описанные в таблице истинности логическим нулем, подаются на вход этой схемы непосредственно, а входные сигналы, описанные в таблице истинности логической единицей, подаются на вход этой же схемы "ИЛИ" через инверторы.

Таблица 6.2. Пример таблицы истинности

	Входы	Выходы
№ комбинации	х0	х1	х2	х3	F0	F1
	0	0	0	1	0
	0	1	0	0	0

 

Объединение сигналов с выходов логических элементов "ИЛИ", реализующих отдельные строки таблицы истинности, производится при помощи логического элемента "И". Количество входов в логическом элементе "И" определяется количеством строк в таблице истинности, в которых в выходном сигнале присутствует логическая единица.

Для построения схемы, реализующей сигнал F0, достаточно рассмотреть строки, выделенные курсивом. В рассматриваемой таблице истинности имеются всего две строки, содержащие логический ноль в выходном сигнале F0, поэтому в формуле СКНФ будет содержаться две суммы входных сигналов:

Полученная формула в схеме, приведенной на рис. 6.8, реализуются логическим элементом D2.

Для построения схемы, формирующей выходной сигнал F1, достаточно рассмотреть строки, выделенные в табл. 6.2 жирным шрифтом. Эти строки в схеме на рис. 6.8 реализуются микросхемой D3. Принцип построения этой схемы не отличается от примера, рассмотренного выше. В таблице истинности присутствуют всего две строки, содержащие ноль в выходном сигнале F1, поэтому в формуле СКНФ, записанной для выхода F1, будет содержаться две суммы входных сигналов:

Рис. 6.8. Принципиальная схема цифрового устройства с таблицей истинности, приведенной в табл. 6.2

Как видно из приведенных примеров, построение цифровой схемы во многом формализовано и не вызывает каких либо затруднений. В следующих главах будут рассмотрены дополнительные примеры реализации комбинационных цифровых устройств. В качестве примеров послужат наиболее распространенные виды цифровых комбинационных микросхем.

Декодеры

Декодеры (дешифраторы) позволяют преобразовывать одни виды бинарных кодов в другие. Например, преобразовывать позиционный двоичный код в линейный восьмеричный или шестнадцатеричный код. Преобразование бинарных кодов производится по правилам, описываемым в таблицах истинности, поэтому построение принципиальных схем дешифраторов не представляет трудностей. Для построения схемы дешифратора можно воспользоваться правилами построения схемы для произвольной таблицы истинности, рассмотренными ранее.

Десятичный дешифратор

Рассмотрим пример построения декодера из двоичного кода в десятичный. Десятичный код обычно отображается одним битом на одну десятичную цифру. В десятичном коде десять цифр, поэтому для отображения одного десятичного разряда требуется десять выходов дешифратора. Сигнал с этих выводов можно подать на десятичный индикатор. В простейшем случае для реализации десятичного дешифратора можно просто подписать индицируемую цифру над соответствующим светодиодом. Таблица истинности такого декодера приведена в табл. 6.3.

Таблица 6.3. Таблица истинности десятичного декодера

Входы

Выходы

№ комбинации

 

Десятичный код, записанный в таблице истинности 6.3, иногда называют линейным десятичным кодом. Точно таким же образом можно составить таблицу истинности и для восьмеричного декодера. В этом случае на его восьми выходах будет присутствовать линейный восьмеричный код.

Принципы построения цифровой схемы по произвольной таблице истинности были рассмотрены в предыдущих главах. В соответствии с ними получим схему десятичного декодера, таблица истинности которого записана в табл. 6.3. Полученная в результате синтеза принципиальная схема десятичного дешифратора приведена на рис. 6.9.

Рис. 6.9. Принципиальная схема двоично-десятичного декодера

Как видно на этой схеме, для реализации каждой строки таблицы истинности потребовалась схема "4И". Схема "ИЛИ" не потребовалась, так как в таблице истинности на каждом выходе присутствует только одна единица, а значит объединять выходы логических элементов "И" не требуется.

Дешифраторы выпускаются в виде отдельных микросхем или используются в составе других микросхем. В настоящее время десятичные или восьмеричные дешифраторы используются в основном как составная часть других микросхем, таких как мультиплексоры, демультиплексоры, ПЗУ или ОЗУ.

На рис. 6.10 приведено условно-графическое обозначение двоично-десятичного дешифратора. На этом рисунке приведено обозначение дешифратора, полная принципиальная схема которого изображена на рис. 6.9.

Рис. 6.10. Условно-графическое обозначение двоично-десятичного дешифратора

Точно таким же образом можно получить принципиальную схему и для любого другого декодера (дешифратора). Наиболее распространены схемы восьмеричных и шестнадцатеричных дешифраторов. Для индикации такие дешифраторы в настоящее время практически не используются. В основном они используются как составная часть более сложных цифровых модулей.

Семисегментный дешифратор

Для отображения десятичных и шестнадцатеричных цифр часто используется семисегментный индикатор. Внешний вид семисегментного индикатора и обозначение его сегментов приведено на рис. 6.11.

Рис. 6.11. Внешний вид семисегментного индикатора и название его сегментов

Для отображения на таком индикаторе цифры 0 достаточно зажечь сегменты a, b, c, d, e, f. Для изображения цифры 1 зажигают сегменты b и c. Точно таким же образом можно получить изображения всех остальных десятичных или шестнадцатеричных цифр. Все комбинации двоичных кодов, позволяющих сформировать изображения цифр (и некоторых букв) получили название семисегментного кода.

Составим таблицу истинности дешифратора, который позволит преобразовывать двоичный (а точнее двоично-десятичный) код в семисегментный. Пусть сегменты индикатора зажигаются нулевым потенциалом. Тогда таблица истинности семисегментного дешифратора примет вид, приведенный в табл. 6.4. Конкретное значение сигналов на выходе дешифратора зависит от схемы подключения сегментов индикатора к выходу микросхемы. Эти схемы будут рассмотрены позднее, в главе, посвященной отображению различных видов информации.

Таблица 6.4. Таблица истинности семисегментного декодера

	Входы	Выходы
№ комбинации					a	b	c	d	e	f	g

 

В соответствии с принципами построения схемы по произвольной таблице истинности реализуем принципиальную схему семисегментного декодера, работающую в соответствии с таблицей истинности, записанной в табл. 6.4. На этот раз не будем подробно расписывать процесс разработки схемы. Для проверки того, как вы разобрались в алгоритме разработки цифровых схем, попробуйте самостоятельно получить эту схему. Полученная в результате такого синтеза принципиальная схема семисегментного дешифратора приведена на рис. 6.12.

Для облегчения понимания принципов работы приведенной на рис. 6.12 схемы на выходе логических элементов "И" показаны номера строк таблицы истинности, реализуемые ими. Например, на выходе сегмента ‘a’ логическая единица появится только при подаче на вход комбинации двоичных сигналов 0001 (1) и 0100 (4). Это осуществляется объединением соответствующих цепей элементом "2ИЛИ". На выходе сегмента ‘b’ логическая единица появится только при подаче на вход комбинации двоичных сигналов 0101 (5) и 0110 (6), и так далее.

Рис. 6.12. Принципиальная схема семисегментного дешифратора

В настоящее время семисегментные дешифраторы выпускаются в виде отдельных микросхем или используются в виде готовых блоков в составе других микросхем. Условно-графическое обозначение микросхемы семисегментного дешифратора приведено на рис. 6.13.

Рис. 6.13. Условно-графическое обозначение семисегментного дешифратора

В качестве примера семисегментных дешифраторов можно назвать такие микросхемы отечественного производства как К176ИД3. Они предназначены для подключения газоразрядных индикаторов. В современных цифровых схемах семисегментные дешифраторы обычно входят в состав больших интегральных схем.

Шифраторы

Достаточно часто перед разработчиками цифровой аппаратуры встает задача, обратная той, что решают дешифраторы. Например, требуется преобразовать восьмеричный или десятичный линейный код в двоичный. Линейный восьмеричный код может поступать, например, с выхода механического переключателя. Составим таблицу истинности подобного устройства.

Таблица 6.5. Таблица истинности восьмеричного кодера

	Входы	Выходы
№ комбинации

Еще одним источником линейного восьмеричного кода могут стать аналоговые компараторы с различными порогами срабатывания. Такая линейка компараторов используется в составе параллельного аналого-цифрового преобразователя для преобразования аналогового сигнала в цифровой код. Двоичный код более компактен и удобен для последующей обработки. Поэтому требуется преобразователь линейного восьмеричного или шестнадцатеричного кода в двоичный. Таблица истинности такого устройства несколько отличается от таблицы, приведенной в табл. 6.5. Таблица истинности кодера параллельного аналого-цифрового преобразователя приведена в табл. 6.6.

Таблица 6.6. Таблица истинности кодера параллельного аналого-цифрового преобразователя

	Входы	Выходы
№ комбинации

 

Таблицы истинности двух рассмотренных устройств можно объединить. В этом случае ячейки таблицы истинности, для которых неважно, будет ли в них записан логический ноль или единица, помечены символом "X".

Таблица 6.7. Таблица истинности восьмеричного универсального кодера

	Входы	Выходы
№ комбинации								A2	A1	A0
	X
	X	X
	X	X	X
	X	X	X	X
	X	X	X	X	X
	X	X	X	X	X	X

 

Теперь по разработанной таблице истинности (табл. 6.6) можно составить принципиальную схему устройства. То, что практически во всех строках есть неопределенные значения, позволяет значительно упростить схему восьмеричного кодера.

Наиболее простое решение получается для старшего разряда. Здесь можно обойтись схемой логического элемента "4ИЛИ". Для получения единичного сигнала в выходном сигнале ‘2’ в 6 и 7 строках таблицы истинности достаточно объединить входные сигналы ‘7’ и ‘6’. Точно также добавляются строки 2 и 3, однако здесь уже потребуется дешифрация входных сигналов 2, 3, 4 и 5. Результирующая принципиальная схема восьмеричного кодера приведена на рис. 6.14.

Рис. 6.14. Принципиальная схема восьмеричного кодера

В настоящее время шифраторы (кодеры) выпускаются в виде отдельных микросхем или используются в виде готовых блоков составе других микросхем, таких как параллельные АЦП. Условно-графическое обозначение восьмеричного шифратора приведено на рис. 6.15.

Рис. 6.15. Условно-графическое обозначение восьмеричного шифратора

В качестве примера интегрального исполнения шифраторов можно назвать такие микросхемы отечественного производства как К555ИВ1 (восьмеричный шифратор) и К555ИВ3 (десятичный шифратор).

Мультиплексоры

Мультиплексорами называются устройства, которые позволяют подключать несколько выходов к одному входу. Иными словами, мультиплексор — это коммутатор, у которого есть несколько входов и один выход. В простейшем случае такую коммутацию можно осуществить при помощи ключей с электронным управлением:

Рис. 6.16. Коммутатор (мультиплексор), собранный на ключах

Такой коммутатор одинаково хорошо будет работать как с аналоговыми, так и с цифровыми сигналами. Однако скорость работы механических ключей оставляет желать лучшего, да и управлять ключами часто приходится автоматически при помощи какой-либо схемы.

В цифровых схемах требуется управлять ключами при помощи логических уровней, поэтому желательно подобрать устройство, которое могло бы выполнять функции электронного ключа с электронным управлением цифровым сигналом.