Назначение и характеристики периферийных устройств системной платы

ПУ взаимодействуют с остальной частью системной платы через периферийную шину (шину УВВ). Они, в основном, определяют набор дополнительных сервисных функций, ставших стандартными для ПК.

Стандартными подсистемами большинства ЭВМ, в настоящее время, являются подсистемы ПДП и прерывания.

Подсистема прерываний реализована в ЭВМ IBM PC/AT 286 на двух микросхемах 8259А. В ЭВМ IBM PC/ХT использовалась только одна микросхема 8259А, которая могла поддерживать максимум восемь входов прерываний. Опыт эксплуатации этой ЭВМ показал, что такого количества входов прерывания недостаточно, поэтому в ЭВМ типа АТ используются два контроллера прерываний 8259А, которые могли бы обеспечить до 16 входов прерываний. Однако процессор Intel 80286 имеет только один вход INTR маскируемого прерывания, к которому подключается выход INT одного из контроллеров 8259А, называемого ведущим контроллером прерываний. Для обеспечения запросов прерываний от второго (ведомого) контроллера, его выход INT подключается (см. рисунок 8.2) к входу IRQ2 ведущего контроллера. Такая схема включения (каскадирования) позволяет обслуживать до 15 запросов прерываний. С учетом уменьшения приоритета входа запроса при увеличении его номера, последовательность обработки запросов (в случае их одновременного появления) будет следующий: IRQ0, IRQ1, IRQ8… IRQ15, IRQ3… IRQ7.

Из 15 запросов прерываний часть отдана для внутренних нужд системы. Вход IRQ0 подключен к выходу канала 0 ПИТ и используется для организации системного прерывания высшего приоритета. Это прерывание вызывается каждые 54 мс (18,2 раза в секунду). Назначение остальных зарезервированных прерываний следующее:

IRQ1- запрос прерывания от контроллера клавиатуры;

IRQ2- запрос от ведомого контроллера прерываний;

IRQ3- запрос от последовательных портов;

IRQ8- запрос прерывания от часов реального времени;

IRQ13- запрос прерывания от сопроцессора.

Подсистема ПДП реализована в ЭВМ IBM PC/AT 286 на двух каскадно включенных микросхемах 8237А-5, которые обеспечивают организацию семи каналов ПДП. При готовности ПУ к передаче блока данных в память оно извещает о начале цикла ПДП установкой сигнала DRQ, соответствуюшего ПУ канала. По этому сигналу микросхема 8237А-5, подключенная к процессору, выдает на него сигнал захвата шины HOLD,

Рисунок 8.2 – Каскадирование контроллеров прерываний I8259А

 

сигнализирующий процессору, что требуется операция прямого доступа к памяти. Если процессор разрешает цикл ПДП, то он информирует об этом подсистему ПДП выдачей сигнала HLDA и отключается от управления системой. Подсистема ПДП, получив разрешение, берет на себя управление ОШ и выдает на ПУ сигнал DACK (соответствующего ПУ канала). Активизируя пары соответствующих сигналов ОШ (MEMR и IOW или MEMW и IOR) подсистема ПДП осуществляет пересылку блока данных между памятью и ПУ. По окончании пересылки блока данных сигнал HOLD снимается и процессор принимает управление системой на себя.

Программируемый интервальный таймер 8254-2 фактически представляет собой три одинаковых независимых 16- разрядных счетчика с номерами 0, 1, 2. Для их тактирования используется частота 1,19 МГц, вырабатываемой микросхемой тактового генератора Intel 8284 совместно с делителем на 9. Конкретный режим работы каждого канала таймера задается его программированием при запуске ЭВМ. Назначение каналов таймера в ЭВМ IBM PC/AT 286 следующее:

канал 0. Используется для организации системного таймера. На его выходе формируется сигнал IRQ0 прерывания с наивысшим приоритетом;

канал 1. Предназначен (совместно с подсистемой регенерации памяти) для обеспечения функций регенерации динамической памяти. Таймер канала 1 обеспечивает отсчет интервала времени между последовательными циклами регенерации и его выходной сигнал используется для формирования сигнала запроса на регенерацию;

канал 2. Используется для выдачи сигнала на громкоговоритель (динамик) и задает частоту (тон) его звучания. Продолжительность звучания громкоговорителя определяется состоянием второго входа логики управления динамиком.

Периферийный порт B (восемь бит). С его помощью осуществляется ввод в процессор и вывод из процессора ряда сигналов системы: разрешение и отмена контроля по нечетности работы памяти и УВВ, управление длительностью звучания динамиком, контроль за работой подсистемы регенерации памяти и др. Обращение к этому 8-разрядному порту осуществляется через адрес 61H в адресном пространстве ввода-вывода.

Контроллер клавиатуры 8042- это однокристальная микроЭВМ в составе ЭВМ IBM PC/AT 286, запрограммированная на выполнение обмена с клавиатурой. Он принимает данные с клавиатуры, поступающие с нее в последовательном виде, и преобразует их в параллельный код (код сканирования). После появления кода в выходном буфере контроллера клавиатуры процессор считывает их по появлению запроса прерывания IRQ1.

CMOS- память и часы реального времени. Представлены в архитектуре IBM PC/AT 286 микросхемой МС146818. Первая часть этой микросхемы представляет собой ОЗУ с малым энергопотреблением на КМОП- логике. С помощью программы SETUP в нее можно записать следующее:

информацию о текущем времени с указанием года, месяца, дня, часа, минуты, секунды и значение будильника;

описание конфигурации системы- типы дисков, видеомонитора, размера памяти;

порядок опроса ВЗУ при загрузке операционной системы и др.

Часы реального времени в составе микросхемы МС146818 тактируются генератором, частота которого стабилизирована кварцевым резонатором с частотой 32768 Гц. Для сохранения информации в этой микросхеме и работы часов при выключенном компьютере используется батарейка с напряжением 4- 6В.

 

Назначение ПЗУ BIOS

Предназначена для хранения и считывания программного обеспечения, учитывающего особенности системных плат различных производителей, а именно:

программы POST (Power On Self Test) – тестирование (самоповерка) после включения. Осуществляет инициализацию (установку нужного режима работы) всех компонент системной платы и проверку их работоспособности при включении компьютера (точнее- по окончании действия сигнала RESET);

загрузчика начального загрузчика операционной системы. Предназначен для загрузки начального загрузчика операционной системы при успешном завершении программы POST;

базовой системы ввода-вывода BIOS (Basic Input Output System)- набор программ, обеспечивающих взаимодействие операционной системы и прикладных программ с УВВ.

При обращении к УВВ, например- посредством функций DOS, они в свою очередь обращаются к функциям BIOS. Возможно и непосредственное обращение прикладных программ к УВВ с использованием только функций BIOS, что обеспечивает лучшие возможности работы с УВВ. Такая организация работы с УВВ обеспечивает изоляцию операционной системы и прикладных программ от специфических особенностей аппаратной части, присущих только конкретным моделям ЭВМ.

 

Шина ISA

Особенности шины ISA

Шина ISA была разработана специально для персональных компьютеров типа IBM PC AT (начиная с процессора i80286) и являлась фактическим стандартом для всех изготовителей этих компьютеров. В то же время отсутствие официального международного статуса шины ISA (она не утверждена в качестве стандарта ни одним международным комитетом по стандартизации) приводило к тому, что многие производители допускали некоторые отличия от фирменного стандарта.

ISA является расширением шины компьютеров IBM PC ХТ. В ней было увеличено количество разрядов адреса и данных, увеличено число линий аппаратных прерываний и каналов ПДП, а так же повышена тактовая частота. К 62-контактному разъему прежней магистрали был добавлен новый 36-контактный разъем. Тем не менее совместимость была сохранена, и платы расширения, предназначенные для IBM РС/XТ, могли использоваться и для IBM PC/AT.

ISA относится к демультиплексированным (то есть имеющим раздельные шины адреса и данных) 16-разрядным шинам. Обмен осуществляется 8-или 16-разрядными данными. На шине реализован раздельный доступ к памяти и к УВВ. Максимальный объем адресуемой памяти составляет 16 Мбайт (24 адресные линии). Максимальное адресное пространство для устройств ввода- вывода - 64 Кбайта (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (1 Кбайт). Шина поддерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти. Допускается также захват управления шины другим ведущим (хозяином).

Наиболее распространенное конструктивное исполнение шины - разъемы (слоты), установленные на материнской плате компьютера, все одноименные контакты которых соединены между собой, то есть все разъемы абсолютно равноправны. На шине присутствуют четыре напряжения питания: +5 В, -5 В, +12 В и -12 В, которые используются платами расширения.

 

Основные сигналы шины ISA

Рассмотрим назначение сигналов магистрали ISA и их особенности.

SA0...SAI9 - фиксируемые адресные разряды (они действительны в течение всего цикла обмена). Используются для выдачи 20 младших разрядов адреса памяти и для адресации УВВ. При обращении к устройствам ввода/вывода действительны только сигналы SAO...SAI5 (но практически все платы расширения работают только с SA0...SA9). При регенерации памяти действительны только сигналы SA0...SA7.

LAI7...LA23 - нефиксируемые адресные разряды. Используются для адресации памяти и выработки сигнала -MEM CS16. Действительны только в начале цикла обмена. Исполнитель должен фиксировать их по отрицательному фронту сигнала BALE. Для фиксации необходимо использовать регистр типа "Защелка", стробируемый сигналом BALE.

BALE (Bus Address Latch Enable- разрешение защелкивания адреса)- сигнал стробирования адресных разрядов. Его отрицательный фронт соответствует действительности адреса на линиях SAO...SAI9 и LA17...LA23.

SBHE (System Bus High Enable - разрешение старшего байта) - определяет разрядность передаваемых данных (8- или 16- разрядные). Становится активным при передаче старшего байта или 16-разрядного слова (определяется сигналом SA0), пассивен при передаче младшего байта. В режиме MASTER источником этого сигнала является устройство, которое захватило магистраль.

SD0...SD15 - разряды данных.. Обмен данными с 8-разрядными платами расширения осуществляется только по линиям SD0...SD7

-SMEMR, -MEMR (Memory Read - чтение памяти) – сигналы чтения данных из памяти. Память должна выставлять данные на ШД при активизации этих сигналов. Сигнал -SMEMR вырабатывается только при обращении к адресам, не превышающим FFFFFH (в пределах 1 Мбайта), сигнал MEMR- при обращении ко всем адресам.

-SMEMW, -MEMW (Memory Write - запись памяти) - стробы записи данных в память. Память должна принимать данные с ШД по положительному (заднему) фронту этих сигналов. Сигнал -SMEMW вырабатывается только при обращении к адресам, не превышающим FFFFF (в пределах 1 Мбайта), сигнал -MEMW - при обращении ко всем адресам.

-IOR (I/0 Read) - сигнал чтения данных из устройств ввода- вывода. Устройство ввода- вывода должно выставлять свои данные при активизации сигнала IOR и снимать их при снятии IOR.

-IOW (I/O Write) - сигнал записи данных в устройства ввода- вывода. Устройство ввода- вывода должно принимать данные по положительному (заднему) фронту сигнала -IOW.

MEM CSI6 (Memory Cycle Select - выбор цикла для памяти) - сигнал выставляется памятью для сообщения процессору (задатчику) о том, что она имеет 16-разрядную организацию. При отсутствии этого сигнала выполняется 8-разрядный обмен.

-I/O CS16 (I/O Cycle Select - выбор цикла для устройства ввода/вывода) - сигнал выставляется устройством ввода- вывода для сообщения задатчику о том, что оно имеет 16-разрядную организацию. При отсутствии этого сигнала выполняется 8 -разрядный обмен. Сигнал вырабатывается при распознавании устройством ввода/вывода своего адреса на линиях SAO...SAI5.

I/0 СН RDY (I/0 Channel Ready - готовность канала ввода- вывода)- сигнал снимается (делается низким) исполнителем (устройством ввода/вывода или памятью) по переднему фронту сигналов IOR и IOW в случае, если он не успевает выполнить требуемую операцию в темпе задатчика. При этом реализуется асинхронный обмен. Если исполнитель успевает работать в темпе задатчика, сигнал не снимается (фактически не устанавливается в низкий уровень). Шинный цикл процевссора в ответ на снятие этого сигнала продлевается на целое число периодов сигнала SYSCLK.

-I/O СН СК (I/O Channel Check - проверка канала ввода- вывода). Сигнал вырабатывается любым исполнителем (устройством ввода- вывода или памятью) для информирования задатчика о фатальной ошибке работы компьютера (например - об ошибке четности при доступе к памяти). Сигнал вызывает немаскируемое прерывание.

-REFRESH (Refresh - регенерация) - сигнал выставляется контроллером регенерации для информирования всех устройств на магистрали о выполнении циклов регенерации динамического ОЗУ компьютера (каждые 15,6 мкс). При регенерации выполняется псевдочтение по одному из 256 адресов ОЗУ (активизируются только разряды адреса SA0...SA7). Полный цикл регенерации всех строк DRAM - 4 мс.

RESET DRV (Reset of Driver - сброс устройства) - сигнал сброса в начальное состояние всех устройств на магистрали ISA. Вырабатывается при включении или сбое питания, а также при нажатии на кнопку RESET компьютера. Внешние платы должны в ответ на этот сигнал (длительностью не менее 1 мс) перевести все свои выходы в высокоимпедансное состояние.

SYSCLK (System Clock - системная частота) - сигнал тактовой частоты шины ISA. В большинстве компьютеров его частота равна 8 МГц независимо от тактовой частоты процессора. Если в программе SETUP предусмотрена возможность изменения тактовой частоты магистрали, пользователь может задавать ее в широких пределах. Но для обеспечения наибольшей совместимости со всеми имеющимися платами расширения ISA не рекомендует поднимать эту частоту выше 8 МГц. К тому же на производительность новых компьютеров в целом она влияет незначительно.

OSC - не синхронизированный с SYSCLK сигнал кварцевого генератора с частотой 14,31818 МГц. Может использоваться платами расширения в качестве тактового сигнала, так как его частота одинакова для всех компьютеров с магистралью ISA.

IRQ (Interrupt Request - запрос прерывания) - сигналы запроса радиальных прерываний. Запросом является нарастающий фронт на соответствующей линии IRQ. Сигнал должен удерживаться до начала обработки процессором запрошенного прерывания. На каждой линии IRQ должен быть один выход. Многие входы IRQ заняты системными ресурсами компьютера. Сигналы IRQO...IRQ2, IRQ8 и IRQI3 задействованы на системной плате и недоступны платам расширения

DRQ (DМА Request - запрос ПДП) - сигналы запросов прямого доступа к памяти. Запросом является положительный переход на соответствующей линии DRQ. Сигнал должен удерживаться до получения ответного сигнала - DACK с тем же номером.

DACK (DМА Acknowledge - подтверждение ПДП) - сигналы подтверждения предоставления прямого доступа. Вырабатываются в ответ на соответствующий сигнал DRQ в случае, если прямой доступ предоставлен данному каналу. Удерживаются до окончания прямого доступа.

-MASTER (Master- хозяин, задатчик) - используется платой расширения, желающей стать задатчиком магистрали. В этом случае она выставляет сигнал DRQ и, получив в ответ сигнал -DACK, устанавливает сигнал –MASTER.

 

Шинные циклы магистрали ISA

В режиме программного обмена информацией на магистрали ISA выполняются четыре типа циклов: цикл записи в память, цикл чтения из памяти; цикл записи в устройство ввода- вывода; цикл чтения из устройства ввода- вывода. Временные диаграммы циклов программного обмена с устройствами ввода- вывода изображены на рисунке 8.3.

Циклы начинаются с выставления задатчиком адресных сигналов на линиях SA0...SAI5 и сигнала SBHE. В случае чтения устройства ввода- вывода задатчик выставляет сигнал IOR, в ответ на который исполнитель должен выдать данные на шину данных. Эти данные должны быть сняты исполнителем после окончания сигнала IOR. В цикле записи задатчик выставляет записываемые данные и сопровождает их стробом записи IOW. Здесь надо отметить, что хотя в соответствии со стандартом установка записываемых данных предшествует выставлению IOW, в некоторых компьютерах реализуется обратный порядок: сначала выставляется IOW, а затем появляются данные.

В случае, когда исполнитель не успевает выполнить требуемую от него действия в темпе магистрали, оно может приостановить их на целое число периодов сигнала SYSCLK с помощью снятия (перевода уровня сигнала в состояние лог. 0) сигнала I/O СН RDY (так называемый удлиненный цикл). Это производится в ответ на получение сигнала IOR или IOW.

На рисунке 8.4 приведены временные диаграммы циклов обмена с памятью. Для асинхронного режима обмена (удлиненного цикла) здесь также используется сигнал I/O СН RDY. Отметим, что память, должна обрабатывать все адресные разряды, включая LAI7...LA23.

 

Рисунок 8.3 - Временные диаграммы циклов программного обмена с устройствами ввода- вывода

Одной из особенностей магистрали ISA является поддержка проведения регенерации динамической памяти компьютера с помощью специальных циклов регенерации на магистрали. Эти циклы выполняет входящий в состав

Рисунок 8.4 - Временные диаграммы циклов программного обмена с памятью

 

материнской платы компьютера контроллер регенерации, который должен для этого получать управление магистралью каждые 15,6 микросекунд. Во время цикла регенерации производится чтение одной из 256 строк DRAM. При этом читаемая информация нигде не используется, то есть используется цикл псевдочтения. Проведение 256 циклов регенерации обеспечивает непрерывное сохранение информации в ОЗУ. Цикл регенерации включает в себя:

- установление активного уровня сигнала REFRESH;

- формирование адреса SA0...SA7;

- формирование сигнала MEMR.

В случае необходимости может использоваться сигнал I/O СН RDY.