Динамические запоминающие устройства повышенного быстродействия

Динамические ЗУ повышенного быстродействия функционируют на основе предположения, что адреса текущего и следующего обращения к памяти с большой вероятностью расположены рядом (совокупность адресов). Это позволяет умень­шить длительность исполнительного и подготовительного этапов обмена данными

Рассмотрим кратко основные структуры в развитии DRAM. Считается, что па­мять условно разбивается на страницы, адреса которых подаются старшей частью

А_х адресного кода (записывается по стробу RAS). Слова в странице адресуются

младшей частью А_у адресного кода (записывается по стробу CAS). Например, для адреса длиной к = 20 имеем 1024 страницы и 1024 слова в странице.

Структура FPM (Fast Page Mode) обеспечивает быстрый пакетный доступ к строке (страницы) и слова в нем. В данной памяти адрес строки А_х подается только

один раз по стробу RAS. В дальнейшем изменяется только адрес столбца по стробу

CAS

Структура с расширенным выводом данных EDORAM (Extended Data Out RAM) отличается от FPM модификацией процесса считывания данных. В этой памяти по

окончанию строба CAS схемы УРЕГ не обнуляются. Они образуют как бы статиче­ский регистр, обеспечивающий дальнейшее быстрое считывание в пределах данной

строки. Как и раньше, используется только один сигнал CAS, однако его длитель­ность сокращается. Это повышает быстродействие ЗУ. Для памяти EDORAM харак­терную пропорцию интервалов времени между первым и последующими обраще­ниями представляют как 5-2-2... Разработанные EDORAM обеспечивают работу до

В структуре с пакетным расширенным доступом BEDORAM (Burs EDORAM) имеется дополнительный счетчик адресов столбцов. При обращении к пакету (груп­пе слов) адрес столбца формируется только в начале пакетного цикла. В дальней­шем адреса столбцов образуются инкрементом содержания счетчика

 

Для BEDORAM характерную пропорцию интервалов времени между первым и последующими обращениями представляют как 5-1-1-1, однако и сами интервалы существенно сокращаются.

MDRAM

В многобанковых структурах MDRAM (Multibank DRAM) память разбита на бан­ки (части). Обращение к банкам осуществляется по очереди. Пока идет обмен с од­ним банком, в остальных заканчиваются переходные процессы. Эффект ускорения работы такой памяти достигается уже при ее делении на два банка — с четными и нечетными адресами. Банки типа MDRAM могут строиться на обычных микросхемах динамической памяти без каких-либо изменений.

SDRAM

Синхронная память типа SDRAM (Sinchronous DRAM) — это быстродействую­щая динамическая память, которая работает на частоте системной шины без тактов ожидания в середине пакетного цикла. От обычной асинхронной динамической па­мяти, в которой все внутренние процессы инициируются только сигналами RAS, CAS, W/R, память SDRAM отличается использованием сигналов тактовой часто­ты системной шины. Это позволяет создать внутри микросхемы высокопроизводи­тельный конвейер с использованием обычных динамических ЭП с временем досту­па 50-70 не. Синхронный интерфейс обеспечивает трехкратный выигрыш в продук­тивности в сравнении с обычными микросхемами DRAM с таким же быстродействи­ем.

Синхронная память типа SDRAM была предложена в 1994 г. как двухбанковая система с трехступенчатым конвейером. Она обеспечивала пропускную способность 250 Мбайт/с и работала на частоте 125 МГц.

В целом микросхема SDRAM — это устройство с программируемыми парамет­рами, внутренней организацией чередования банков и собственным набором ко­манд, в том числе:

• MRS— программирование параметров пакетного цикла;

• ACIT— активизация верхнего Гили нижнего В банка и ввод адреса строки;

• DEAC — предварительный заряд шин;

• WRT, RED — запись или чтение и ввод адреса столбца;

• REFR — автоматическая регенерация (рефреш) с периодом 15,6 мкс. Воз­можно задать рефреш с большим периодом;

• SLER — самогенерация без внешних сигналов, при этом чтение и запись запрещены;

• PDE — режим хранения с пониженным энергопотреблением (питание внешних буферов отключается).

RDRAM

Микросхемы RDRAM (Rambus DRAM) — это байт-последовательная память, в которой синхронизация осуществляется двумя фронтами тактовых импульсов и применяется новый интерфейс Rambus Channel (имя фирмы-разработчика). В пер­вой разработке при частоте тактирования 250 МГц темп передачи байта составляет 500 МГц, затем частота стала больше еще в 1,5-3 раза. Интерфейс Rambus Channel имеет всего 13 сигнальных линий без специализированных линий адреса. Вместо обычной адресации по интерфейсу посылаются вначале пакеты команд, затем сле­дует пакет подтверждения, а далее — пакет данных. Первый доступ к данным силь­но запаздывает: в первых разработках — до 128 не.

Память типа RDRAM эффективна при пакетном обмене: например, для 256 байт в пакете частота обмена равна 400 МГц, а для 64 байт — 250 МГц и т.д. Такая память идеально подходит для графических и мультимедийных применений с типовым для них процессом — быстрой выдачей последовательности слов при формировании изображения на экране или для других подобных задач.

DRDRAM

Память типа DRDRAM (Direct RDRAM) в сравнении с RDRAM имеет меньшее запаздывание при первом доступе к данным. В DRDRAM пропускная способность в середине пакета составляет 1,6 Гбайт/с. Это превышает частотные возможности со­временных системных шин.

CDRAM

В кэшированных структурах CDRAM (Cached DRAM) на одном кристалле с DRAM размещена также статическая кэш-память уровня L1. При этом кэш обеспе­чивает быстрый обмен с процессором при наличии информации в кэше, а также бы­строе обновление своего содержимого. Это объясняется тем, что связи между обо­ими выводами на кристалле являются внутренними. При этом разрядность шин мо­жет быть большой и обмен может осуществляться большими блоками данных. На­пример, в CDRAM фирмы Ramtron применяется 2048-разрядная шина для обновле­ния содержимого кэша.