Представление информации в микро-эвм и

ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ В МИКРО-ЭВМ И

СИСТЕМЫ СЧИСЛЕНИЯ

Цифровые электронные устройства строятся на схемах способных находиться в двух состояниях. Если этим состояниям поставить в соответствие символы 1 и 0, то любому числу, букве или символу можно приписать определенное сочетание единиц и нулей. Представление чисел с помощью двух цифр 1 и 0 получило название двоичной или бинарной системы счисления (в основании системы лежит число 2). Каждый разряд двоичной записи числа называют битом.

Любое число в системе с любым основанием можно записать в виде суммы, где слагаемыми являются весовые коэффициенты умноженные на значащую цифру.

Например, число 245 в десятичной системе можно записать так:

Аналогично, число 45 в двоичной системе можно представить как

В первом случае весовые коэффициенты могут принимать значения от 0 до 9 и в основании системы лежит число 10 (десятичная система счисления), а во втором случае весовые коэффициенты могут принимать значения только 0 и 1, а в основании системы лежит число 2 (двоичная система счисления).

Классификация ЭВМ

Существуют различные критерии для классификации ЭВМ, из которых наиболее распространены следующие:

По назначению: общего пользования (универсальные), ориентированные на решение разнообразных задач.

По быстродействию: малые (до 100 тыс. операций в секунду), средние (до 500 тыс.), большие (до 1,5 млн.), сверхбольшие (свыше 1,5 млн. операций в секунду).

Здесь указано быстродействие центрального процессора. Реальное быстродействие ЭВМ существенно ниже за счет “медленных” устройств ввода-вывода.

По составу оборудования: базовые, включающие стандартный минимальный комплект для поставки потребителю; типовые, включающие комплект оборудования, наиболее используемый в настоящее время; специализированные, включающие комплект оборудования, поставляемого по спецификации заказчика.

Следует иметь ввиду, что классификация ЭВМ постоянно изменяется.

ТИПОВАЯ СТРУКТУРА МИКРОПРОЦЕССОРНЫХ

МИКРОПРОЦЕССОРЫ

Архитектура с тремя шинами

Архитектура с тремя шинами является наиболее общей для микропроцессорных систем. Шиной системы называют физическую группу линий передачи сигналов, имеющих схожие функции в рамках системы. Все три шины являются специализированными с точки зрения их функций. Эти шины именуются так:

а) адресная шина;

б) шина данных;

в) шина управления.

По адресной шине передаются лишь выходные сигналы микропроцессора, т. е. от микропроцессора к внешнему устройству. Эта шина предназначена для того, чтобы открывать или выбирать правильный тракт для электрического соединения в пределах микропроцессорной системы.

Для удобства будем в дальнейшем полагать, что все электрические соединения в микропроцессорной системе осуществляются между микропроцессором и устройством, открытым (выбранным) с помощью адресной шины. В качестве устройства здесь выступает любая электрическая схема, принимающая данные от микропроцессора либо вырабатывающая данные для него.

Важнейшей характеристикой адресной шины является ее емкость. Емкость шины определяется числом входящих в нее отдельных электрических линий. К примеру, 16-разрядная адресная шина представляет собой 16 независимых физических линий для передачи электрических сигналов.

Шина данных является двунаправленной шиной. Это означает, что передача данных может производиться в обоих направлениях. В первом случае, данные передаются от микропроцессора во внешнее устройство (выбранное адресной шиной). Этот режим называется выводом данных. Во втором случае, данные передаются от внешнего устройства (выбранного шиной адреса) в микропроцессор. Этот режим называется вводом данных.

Хотя передача данных по шине данных может производиться в обоих направлениях, однако в каждый заданный момент времени она осуществляется лишь в одном из двух направлений. Это означает, что для передачи данных в устройство (систему) и их приема из системы микропроцессор переводится в соответствующий режим. Также как и адресная шина, шина данных обладает определенной емкостью (разрядностью). По емкости шины данных судят о классе микропроцессора. К примеру, при 8-разрядной шине данных микропроцессор будет отнесен к классу 8-разрядных микропроцессоров.

На шине управления действует несколько типов сигналов. Основные из них:

а) чтение данных из памяти;

б) запись данных в память;

в) чтение данных с устройства ввода-вывода;

г) запись данных в устройство ввода-вывода.

Позднее для этой шины мы введем некоторые добавочные сигналы. Однако для понимания существа процессов пока достаточно ограничиться указанным списком сигналов. Шина управления используется лишь для вывода сигналов, т. е. является однонаправленной.

Микропроцессора серии К580

Серии К580

Микропроцессор КР580ИК80А является программируемой универсальной БИС, может считывать информацию из внешних устройств, памяти и производить над ней арифметические и логические операции, анализировать результаты вычислений и записывать данные в память и внешние устройства, функционируя при этом под управлением команд из некоторого фиксированного множества.

Микропроцессорная БИС КР580ИК80 представляет собой однокристальный 8-разрядный МП с двумя магистралями: однонаправленной 16-разрядной адресной магистралью (МА), двунаправленной 8-разрядной магистралью данных (МД) и 12 сигналами управления (шесть входных и шесть выходных).

Таблица 1 - Технические характеристики БИС КР580ИК80

Условное обозначение МП БИС К580ИК80 приведено на рисунке 2.

Функциональное назначение внешних

выводов МП БИС КР580ИК80:

Адресная шина (А0-А15), обеспечи-

вающая адресацию к любой из 216

8-разрядной ячейке памяти или внеш-

него устройства (ВУ);

Двунаправленная шина данных

(Д0-Д7), используемая для обмена

информации с памятью или ВУ;

Шина управления (выходная):

СИНХР (SYNC) - на этом выходе МП

БИС фпрмируется сигнал СИНХР в

начале каждого машинного цикла;

П (DBIN,прием) - сигнал ПРИЕМ

на этом выходе указывает на готов-

ность МП БИС к приему данных;

ОЖД (WAIT,ожидание) - сигнал ОЖД

на этом выходе указывает что МП

находится в состоянии ожидания;

ЗП (WR)- на этом выходе МП БИС

сигнал ЗП указывает, что данные

выданы МП БИС и установлены на

МД (магистраль данных) и могут быть

записаны в ВУ;

П.ЗХ (HLDA, подтверждение захвата) - на этом выходе МП БИС сигнал П.ЗХ появляется в ответ на сигнал З.ЗХ (запрос захвата) и указывает, что МД и МА находятся в состоянии высокого сопротивления;

Р.ПР (INTE, разрешение прерывания) - на этом выходе сигнал Р.ПР указывает на состояние внутреннего триггера разрешения прерывания МП БИС. Состояние триггера может быть установлено программно с помощью команд EI,DI. При уровне “0” на выходе Р.ПР прием запросов прерывания МП БИС невозможен.

Шина управления (входная):

Г (READY, готов) - сигнал ГОТОВ на этом входе информирует о готовности ВУ к обмену информацией с МП БИС. При уровне “0” МП БИС будет находиться в состоянии ОЖИДАНИЕ.

З.ЗХ (HOLT, запрос захвата) - вход, используемый для подачи сигнала З.ЗХ на переход МП БИС в состояние ЗАХВАТ, в котором МА и МД переходят в третье состояние (высокое сопротивление). Обычно состояние используется для организации обмена информацией по каналу прямого доступа к памяти;

З.ПР (INT, запрос прерывания) - вход, используемый для подачи сигнала З.ПР. Сигнал поступает от внешнего источника на прерывание выполнения основной программы и переход на выполнение подпрограмм обслуживания прерывания. Сигнал запроса прерывания не воспринимается МП БИС при работе его в режимах ЗАХВАТ, ОЖИДАНИЕ или нулевом состоянии внутреннего тригера разрешения прерывания;

R (RESET)- вход, по которому поступает сигнал на начальную установку МП БИС, при этом обнуляется его программный счетчик, внутренние триггеры, формирующие сигналы Р.ПР и П.ЗХ;

CLK1,2 - входы для подачи тактовых сигналов Ф1(СДК1) и Ф2(СДК2). Эти сигналы являются не пересекающимися во времени сигналами, определяющими тактовую частоту работы МП БИС.

Структурная схема МП

Микропроцессорная БИС, представленная на рисунке 3, включает в себя следующие функциональные блоки:

- блок регистров;

- арифметическо-логический блок;

- устройство управления (УУ);

- буферные схемы шины данных (БФД) и шины адреса (БФА).

Секция регистров включает шесть 16-разрядных регистров: W,Z,B,C,D,E,H,L; РС (программный счетчик) и SP (указатель стека). Шесть 8-разрядных регистров общего назначения составлены в пары регистров:B,C; D,E; H,L. Они могут быть использованы в программах как отдельные 8-разрядные регистры или как три 16-разрядных регистра (B,D,H).

Программный счетчик РС содержит текущий адрес памяти, к которому обращается программа. Содержание РС автоматически изменяется в течении каждого цикла команды.

Указатель стека SР содержит адрес памяти, начиная с которого ее можно применять для хранения и восстановления содержимого программно- доступных регистров МП БИС. Указатель стека SP служит для работы со стековой памятью и определяет адрес последней занятой ячейки стека.

Буферные регистры 0W,Z не являются программно доступными регистрами и используются для выполнения команд внутри МП БИС.

Арифметическо-логический блок выполняет арифметические и логические операции под воздействием устройства управления МП БИС. Он включает в себя 8-разрядное АЛУ, схему десятичной коррекции ДК, построенной на базе ПЗУ, 5-ти разрядный регистр признаков, аккумулятор А, буфер аккумуляторя БФА и буферный регистр БФРг. Арифметическо-логический блок позволяет осуществить арифметические операции сложения, вычитания, а также основные логические операции (И, ИЛИ, исключающее ИЛИ) и сдвиг. При проведении операции одно число всегда берется из буфера аккумулятора, а другое - из буферного регистра. По результату выполнения арифметико-логических операций АЛБ устанавливает в регистре признаков пять знаков.

Признак переноса (Carry - C) устанавливается в единицу, если при выполнении команд появляется единица переноса из старшего разряда.

Дополнительный признак переноса (Auxiliary carry - АС) устанавливается в единицу, если при выполнении команд возникает единица переноса из третьего разряда числа. Состояние разряда может быть проанализировано лишь командой десятичной коррекции числа.

Признак знака (Sign - S) в машинном слове можно представить числом от -128 до 127. В этом случае седьмой (старший) разряд числа - его знак. Единица в седьмом разряде при такой записи будет указывать на отрицательное число, а ноль- на положительное.

В разряд нулевого признака (Zero -Z) записывается единица, если при выполнении команды результат равен нулю.

В разряд признака четности (Parity - P) записывается единица, если при выполнении команды количество единиц в разрядах результата будет четным.

Регистр команд РгК и дешифратор команды ДШК используются в МП БИС для получения и дешифрации кода команды. При извлечении команды первый байт, содержащий ее код, помещается в регистр команды и поступает на дешифратор команд. Дешишифратор совместно с устройством управления и синхросигналами Ф1 и Ф2 формируют управляющие сигналы для всех внутренних блоков МП БИС, а также его выходные сигналы управления и состояния.

Выполнение каждой команды производится в МП БИС в строго определенной последованности, определяемой кодом команды, и синхронизируется во времени сигналами Ф1 и Ф2 тактового генератора.

Период синхросигналов CLK1 и CLK2 называется МАШИННЫМ ТАКТОМ (Т). Длительность машинного такта Т может быть установлена произвольно в диапазоне от 0.5 до 2 микросекунд.

При использовании МП БИС необходимо ясно представлять динамику его работы, т.е. на каких магистралях, в зависимости от каких управляющих сигналов и когда МП БИС будет выдавать ту или иную информацию. Это в дальнейшем поможет понимать работу схем, позволяющих согласовывать ее с различными периферийными устройствами микро-ЭВМ.

При анализе процессов будем использовать следующие понятия:

Машинный цикл (М)-время, требуемое для извлечения из памяти один байт информации или выполнение команды, определяемой одним машинным словом. Машинный цикл может состоять из 3-5 машинных тактов.

Время выполнения команды - время получения, декодирования и выполнения команды.

В зависимости от вида команды это время может состоять из 1-5 машинных циклов. Для МП БИС КР580ИК80 существует 10 различных типов машинных циклов:

1. Извлечение кода команды (М1).

2. Чтение данных из памяти.

3. Запись данных в память.

4. Извлечение из стека.

5. Запись данных в стек.

6. Ввод данных из внешнего устройства.

7. Запись данных во внешнее устройство.

8. Цикл обслуживания прерывания.

9. Останов.

10. Обслуживание прерываний при работе МП БИС в режиме останова.

Тип выполняемого цикла МП указывает на первом такте каждого машинного цикла с помощью 8-разрядного слова состояния, выдаваемого на ШД.

Отдельные разряды слова состояния задействуются в микро-ЭВМ для формирования магистрали управления. Слово состояния выдается на ШД лишь на интервале синхросигналов С (такты Т1 и Т2), а используется на протяжении всего машинного цикла, поэтому необходимо записать его в специальный регистр слова состояния РгСС. На рисунке 4 приведена схема записи слова состояния.

Запись осуществляется с использованием сигнала “Синхро” и тактового импульса Ф1. Сигнал “Синхро” появляется в начале каждого цикла и занимает промежуток времени между положительными фронтами тактового импульса Ф2 на тактах Т1 и Т2. Таким образом, запись слова состояния осуществляется сигналом Ф1 на такте Т2.

Состояние разрядов в регистре состояний для всех типов машинных циклов приведены в таблице 2.

Таблица 2 - Слово состояния процессора

Рассмотрим временные диаграммы работы процессора при различных машинных циклах.

Работа в режиме ЗАХВАТ

Режим “Захват” используется для приостановки процесса управления работой всех периферийных устройств. При работе в этом режиме выходные магистрали МП переводятся в третье состояние и отключаются от магистралей внешних устройств, обеспечивая тем самим возможность обмена информацией по каналу прямого доступа к памяти.

Режим “Захват” инициируется подачей лог.1 на вход управления МП “З.Зх”. Переход МП в этот режим подтверждается путем выдачи сигнала лог.1 на выходе МП “П.Зх”. Состояние “Захват” будет длиться целое число машинных тактов.

Снятие сигнала “Захват”, т.е. появление лог.0 на входе “З.Зх” проверяется на каждом сигнале Ф2 и при его обнаружении МП перейдет к выполнению очередного машинного цикла начиная с такта Т1.

Работа в режиме ОСТАНОВ

Режим ОСТАНОВ является результатом выполнения команды HALT. Находясь в этом режиме, магистрали МП БИС не отключаются от магистралей микро-ЭВМ, а процессор просто отмечает время, в течение которого он ничего не выполняет. Состояние микро-ЭВМ в этом режиме аналогично состоянию ОЖИДАНИЕ, за исключением того, что это состояние устанавливается программно.

Обычно режим ОСТАНОВ оканчивается тогда, когда ВУ выдают запрос на обслуживание. Одним из методов формирования запроса на обслуживание является подача запроса прерывания на вход З.Пр процессора.

Если сигналы прерывания не воспринимаются процессором (например, после выполнения команды DI), то остается один выход из состояния ОСТАНОВ - подача сигнала начальной установки на вход R процессора.

Специфика режима ОСТАНОВ заключается в том, что в этом состоянии МП может входить в режим ЗАХВАТ и выходить из него. В режиме ОСТАНОВ запрос на ЗАХВАТ не будет удовлетворяться, если запрос на прерывание был уже подан на вход З.Пр., но не было еще подтверждено его обслуживание. После подтверждения получения прерывания (уровень “0” на выходе П.Пр) микро-ЭВМ может войти в состояние ЗАХВАТ.

Начальная установка

В течение всего времени, пока входе R установлен уровень “1”, все операции в МП будут приостановлены. За это время обнуляются программный счетчик, триггер разрешения прерывания и внутренняя логика, связанная с формированием сигнала П.Зх. Следовательно, первая выполняемая команда будет считываться по адресу 0000.

После начала выполнения программы прерывания остаются отключенными. Для восстановления возможности восприятия запросов прерывания в программу необходимо включить команду EI.

ОСНОВЫ ПРОГРАММИРОВАНИЯ

МИКРОПРОЦЕССОРНЫХ УСТРОЙСТВ

Виды адресации

Одной из важнейших архитектурных характеристик МП является перечень возможных способов обращения к памяти или видов адресации. Возможности МП по адресации существенны с двух точек зрения.

Во-первых, большой объем памяти требует большой длины адреса, так как n-разрядный адрес позволяет обращаться к памяти емкостью 2n слов. Типовые 8-разрядные слова МП дают возможность непосредственно обращаться только к 256 ячейкам памяти, что явно недостаточно. Если учесть, что обращение к памяти является наиболее часто встречающейся операцией, то очевидно, что эффективность использования МП во многом определяется способами адресации к памяти большого объема при малой разрядности МП.

Во-вторых, для удобства программирования желательно иметь простую систему формирования адресов данных при работе с массивами, таблицами и указателями. Рассмотрим способы решения этих проблем.

Если адресное поле в команде является ограниченным и недостаточным для непосредственного обращения к любой ячейке памяти, то память в таких случаях разбивают на страницы, где страницей считается 2n ячеек памяти.

Для согласования адресного поля команды малой разрядности с памятью большого объема (для решения “страничной” проблемы) в МП применяются различные виды адресации:

Прямая адресация к текущей странице. При такой адресации программный счетчик разбивается на два поля; старшие разряды указывают номер страницы, а младшие - адрес ячейки на странице. В адресном поле команды размещается адрес ячейки на странице, а адрес страницы должен быть установлен каким-то другим способом, например с помощью специальной команды.

Прямая адресация с использованием страничного регистра. В МП должен быть предусмотрен программно доступный страничный регистр, загружаемый специальной командой. Этот регистр добавляет к адресному полю команды несколько разрядов, необходимых для адресации ко всей памяти.

Прямая адресация с использованием двойных слов. Для увеличения длины адресного поля команды под адрес отводится дополнительное слово (а если нужно, то и два).

Адресация относительно программного счетчика. Адресное поле команды рассматривается как целое со знаком, которое складывается с содержимым программного счетчика для формирования исполнительного адреса. Такой способ относительной адресации создает плавающую страницу и упрощает перемещение программ в памяти.

Адресация относительно индексного регистра. Исполнительный адрес образуется суммированием содержимого индексного регистра и адресного поля команды, рассматриваемого как целое со знаком. Индексный регистр загружается специальными командами.

Косвенная адресация. При косвенной адресации в адресном поле команды указывается адрес на текущей странице, по которому хранится исполнительный адрес. В поле команды при этом требуется дополнительный разряд - признак косвенной адресации. Исполнительный адрес может храниться не в ячейке памяти, а в регистре общего назначения. В этом случае косвенная адресация называется регистровой.

ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ В МИКРО-ЭВМ И

СИСТЕМЫ СЧИСЛЕНИЯ

Цифровые электронные устройства строятся на схемах способных находиться в двух состояниях. Если этим состояниям поставить в соответствие символы 1 и 0, то любому числу, букве или символу можно приписать определенное сочетание единиц и нулей. Представление чисел с помощью двух цифр 1 и 0 получило название двоичной или бинарной системы счисления (в основании системы лежит число 2). Каждый разряд двоичной записи числа называют битом.

Любое число в системе с любым основанием можно записать в виде суммы, где слагаемыми являются весовые коэффициенты умноженные на значащую цифру.

Например, число 245 в десятичной системе можно записать так:

Аналогично, число 45 в двоичной системе можно представить как

В первом случае весовые коэффициенты могут принимать значения от 0 до 9 и в основании системы лежит число 10 (десятичная система счисления), а во втором случае весовые коэффициенты могут принимать значения только 0 и 1, а в основании системы лежит число 2 (двоичная система счисления).

Классификация ЭВМ

Существуют различные критерии для классификации ЭВМ, из которых наиболее распространены следующие:

По назначению: общего пользования (универсальные), ориентированные на решение разнообразных задач.

По быстродействию: малые (до 100 тыс. операций в секунду), средние (до 500 тыс.), большие (до 1,5 млн.), сверхбольшие (свыше 1,5 млн. операций в секунду).

Здесь указано быстродействие центрального процессора. Реальное быстродействие ЭВМ существенно ниже за счет “медленных” устройств ввода-вывода.

По составу оборудования: базовые, включающие стандартный минимальный комплект для поставки потребителю; типовые, включающие комплект оборудования, наиболее используемый в настоящее время; специализированные, включающие комплект оборудования, поставляемого по спецификации заказчика.

Следует иметь ввиду, что классификация ЭВМ постоянно изменяется.