методы Изоляции элементов друг от друга в микросхемах

При отсутствии изоляции элементов биполярных микросхем все они окажутся электрически связанными между собой через подложку. Изоляцию осуществляют с использованием нескольких конструктивно–технологических вариантов.

Изоляция обратно–смещенными p–n переходами (см. рис. 1). Этот способ, будучи исторически первым, распространен и по сей день, так как обладает высокой технологичностью, операции создания изолирующей области (дополнительно одна операция фотолитографии и одна операция диффузии) естественным образом вливаются в технологический маршрут, не требуют ни дополнительного оборудования, ни использования новых материалов. Конструкция транзистора изолированного от других элементов микросхемы p–n переходом, показана на рис. 35, а. Недостатком этой конструкции является то, что площадь изолирующей области сравнима с площадью, отводимой под транзистор, и даже превышает ее. Попытка устранить хотя бы частично этот недостаток без изменения способа изоляции привела к созданию транзистора, изображенного на рис. 35, б, в котором изолирующая область сформирована диффузией примеси n –типа на всю глубину эпитаксиального слоя до соприкосновения со скрытым n ⁺–слоем и используется в качестве коллекторной области транзистора.

Изоляция элементов полупроводниковых микросхем с помощью обратно смещенного p–n перехода кроме указанного имеет и другие принципиально неустранимые недостатки. К ним относятся: большая паразитная емкость изолирующих p–n переходов и появление дополнительных паразитных элементов в структуре микросхемы; необходимость подачи на изолирующий p–n переход определенного по величине и знаку напряжения смещения; наличие четырехслойных структур n–p–n и p–n–p типа, которые обладают положительной обратной связью по току, вследствие чего при воздействии на них ионизирующих факторов увеличение тока через эти структуры будет приводить к еще большему его возрастанию.

Указанные недостатки не позволяют добиться существенных успехов в росте быстродействия микросхем, увеличения степени их интеграции, радиационной стойкости и стабильности в интервале температур.

Изоляция диэлектриком. Конструкция интегрального транзистора, изолированного от соседних элементов микросхемы с помощью диэлектрика, показана на рис. 36. Пленка диэлектрика (SiO₂) и непроводящая подложка устраняют кардинальным обрезом недостатки, присущие изоляции p–n переходами. Но для осуществления такого способа изоляции необходим довольно сложный технологический процесс, включающий в себя операции по размещению в диэлектрическом материале островков монокристаллического кремния и операции по формированию p–n переходов в этих островках (рис. 36, а). Труден подбор материала диэлектрической положки для этой конструкции, поскольку коэффициенты термического расширения подложки и монокристаллического кремния должны совпадать, иначе проведение операций, связанных с нагревом, станет невозможным из–за коробления структур и появления дефектов в кристаллической решетке кремния.

Структура, изображенная на рис. 36, а, носит название кремний в диэлектрике (КВД), а структура на рис. 36, б — кремний на диэлектрике (КНД).

Основными недостатками конструкций с диэлектрической изоляцией элементов являются: сложный технологический процесс и малый выход годных микросхем; плохой отвод тепла от элементов микросхемы в подложку, поскольку тепловое сопротивление диэлектрических материалов в десятки раз больше теплового сопротивления монокристаллического кремния; трудность создания разводки из–за сравнительно большого перепада высот рельефа поверхности в структурах КНД; высокая плотность дефектов структуры в изолированных островках кремния и низкая воспроизводимость параметров элементов микросхем.

Комбинированная изоляция сочетает технологичность изоляции p–n переходом и высокие качества диэлектрической изоляции: элементы микросхемы со стороны подложки изолированы обратно–смещенными p–n переходами, а с боковых сторон – диэлектриком (окислом, стеклом, керамикой, поликремнием и т.д.). Таким образом, изоляция p–n переходами заменяется изоляцией диэлектриком в наиболее уязвимом приповерхностном слое и с боковых сторон.

Наибольшее распространение сегодня получили такие варианты комбинированной изоляции, как локальное окисление (изопланарная технология) (рис. 37, а) и вертикальное анизотропное травление с последующем заполнением канавок поликристаллическим кремнием (полипланарная технология) (рис. 37, б).

В основе технологических процессов лежит локальное сквозное “прокисление” или протравление тонкого (2…3 мкм) эпитаксиального слоя кремния n –типа, в результате этот слой оказывается разделенным на островки, в которых формируются элементы микросхем.

Комбинированная изоляция позволяет уменьшить паразитные емкости изолированных областей на подложку за счет устранения боковых участков p–n переходов (см. рис. 35), устранить токи утечки в области выхода p–n переходов на поверхность и на боковых участках p–n переходов (см. рис. 35). В то же время при методе комбинированной изоляции удается обеспечить хорошие условия теплоотвода и увеличить степень интеграции элементов в микросхеме за счет сокращения площади, отводимой под изоляцию.

Структуры ИС на полупроводниках A^IIIB^V.

Приборы и интегральные схемы на полупроводниках A^IIIB^V, в частности GaAs служат элементной базой сверх–скоростной и СВЧ–электроники. Рабочая частота приборов на GaAs достигает более 40 ГГц.

Кроме обычных приборов получаемых на основе Ge (биполярных, полевых транзисторов и т.д.) на основе арсенид галлия создают функциональные приборы использующие физические эффекты возникающие в этом материале. Ниже приведены некоторые структуры которые используются в ИС на основе GaAs.

Транзистор бегущей волны. Этот прибор представляет собой устройство с барьером Шотки. Барьер Шотки предназначен для стабилизации усилителя на междолинном переходе электронов. Структура этого прибора приведена на рис. 38. Такой транзистор работает в широком диапазоне частот с усилением 12 дБ и обратным затуханием ~ 32 дБ. Изменяя напряжение на затворе можно увеличить усиление до 35 дБ.

Полевые транзисторы с затвором Шотки. На рис. 39 показаны основные типы структур полевых транзисторов на основе GaAs. Полевые транзисторы могут быть выполнены с углублением по затвор или без него. В ряде случаев для уменьшения последовательного сопротивления истока и стока используют с помощью ионной имплантации создается n ⁺ – область под омические контакты. Величина и форма углубления сильно влияет на значение напряжения пробоя сток–затвор. Напряжение пробоя можно значительно увеличить, если расстояние от стока до затвора сделать больше, чем размер стационарного домена сильного поля, который формируется на затворе со стороны стока.

Полевые транзисторы с селективным легированием. Полевые транзисторы на гетероструктурах с селективным легированием относятся к наиболее быстродействующим полупроводниковым приборам. Время переключен приборов на таких транзисторах составляет примерно 10 пс. На основе этих приборов создаются запоминающие устройства с произвольной выборкой емкостью до 4 К.

Полевой транзистор с селективным легированием представляет прибор на гетероструктурах, в которых используется высокое значение подвижности и дрейфовой скорости двумерного электронного газа, формирующегося у границы раздела двух полупроводниковых материалов (как правило, у сильнолигированного AlGaAs и нелигированного GaAs). На рис. 40 приведены конструкции полевого транзистора.

Используя данную структуру можно на одном кристалле получить комплементарные полевые транзисторы с селективным легированием. В этом случае используются транзисторы с изолированным затвором, на основе приборов p– и n –типа в гетероструктурах на AlGaAs–GaAs. Такая технология позволяет создавать быстродействующие логические устройства с малой рассеивающей мощностью для СБИС.

Биполярные транзистор. Для создания качественных транзисторов на основе GaAs используют гетероструктуры. Из–за большей ширины запрещенной зоны эмиттера инжекции заряда из базы в эмиттер подавляется, что обеспечивает высокий коэффициент инжекции, близкий к единицы. В биполярных транзисторах на основе перехода AlGaAs– GaAs коэффициент усиления по току составляет 3000. Помимо этого уровни легирования эмиттера и базы могут быть заданы независимо друг от друга: уменьшение уровня легирования эмиттера и увеличения его в базе приводит к меньшей величине сопротивления растекания базы и меньшей емкости база–эмиттер. Все перечисленные факторы вносят вклад в повышение скорости работы транзистора.

Цифровые схемы на основе таких транзисторов обладают однородностью пороговых напряжений и высокой нагрузочной способностью. Недостатком этой структуры является сложная технология получения.

На основе арсенид галлия можно создавать экзотические приборы: вертикальные баллистические транзисторы; транзисторы на горячих электронах; биполярные гетеротранзисторы; транзисторы с проницаемой базой; самосовмещенный двухсеточный транзистор с проницаемой базой; вертикальный полевой транзистор, а также функциональные приборы (приборы задания формы тока; приборы временного уплотнения импульсов и т.д.).

литература

1. Березин А. С., Мочалкина О. Р. Технология и конструирование интегральных микросхем. – М. Радио и связь, 1983. – 232 с.

2. Достанко А. П. Технология интегральных схем. – Минск, Высшая школа, 1982. – 206 с.

3. Курносов А. И., Юдин В. В. Технология производства полупроводниковых приборов и интегральных микросхем. – М.: Высшая школа, 1986. – 386 с.

4. Матсон Э. А. Конструирование и технология микросхем. – Минск, Вышэйшая школа, 1989. 207 с.

5. Схемотехника БИС постоянных запоминающих устройств / О. В. Петросян, И. Я. Козырь, Л. А. Коледов и др. – М.: Радио и связь, 1987. – 304 с.

6. Черняев В. Н. Технология производства интегральных микросхем и микропроцессоров. –М.: Радио и связь, 1987. – 464 с.