Для полного описания триггера достаточно задать его структурную схему из базовых логических элементов и закон функционирования в виде таблицы переходов.

Основной способ построения триггеров - использование обратных связей. Именно за счёт них обеспечивается возможность запоминания.

По функциональным возможностям различают следующие типы триг-геров:

- с раздельной установкой состояний 0 и 1 (RS-триггер);

-с приёмом информации по одному входу D (D-триггер);

- универсальный с информационными входами J и K (JK-триггер);

- со счётным входом Т (Т-триггер).

Далее рассмотрим каждый из этих типов триггеров.

3.3. RS-триггеры.

В интегральном исполнении выпускаются как асинхронные, так и синхронные RS-триггеры, причём в одной микросхеме может быть несколько триггеров.

В маркировке микросхем RS-триггеров используются буквы ТР, например, К155ТР2.

Асинхронные триггеры имеют два информационных входа S и R. Асинхронный RS-триггер может быть построен на элементах ИЛИ-НЕ:

R 1 Q Условное графическое S^t R^t Q^t+1 Режим

S T Q обозначение такого триг- 0 0 Q^t Хран.

гера имеет вид: 1 0 1 Уст. 1

S 1 Q R Q Закон функционирова- 0 1 0 Уст.

ния описывается табли- 1 1 Запр.

цей переходов:

Поскольку активным значением информационного сигнала является 1, то RS-триггер на элементах ИЛИ-НЕ называется триггером с прямыми входами.

Как видно из таблицы переходов, активный сигнал на входе S соответствует режиму установки 1. По этой причине вход любого триггера, обозначенный буквой S, называется входом установки 1.

По аналогичной причине вход любого триггера, обозначенный буквой R, называется входом установки 0.

Комбинация двух нулей на входе не меняет состояния триггера, а комбинация двух единиц устанавливает оба его выхода в нулевое состояние. Если триггер используется в качестве запоминающего элемента, то в последнем случае не ясно, какой бит информации (0 или 1) записывается в триггер. Поэтому комбинация двух единиц на входе такого RS-триггера называется запрещённой (в информационном смысле).

Асинхронный RS-триггер может быть построен и на элементах И-НЕ:

Условное графическое обозначение такого триггера имеет вид:

Закон функционирования описывается следующей таблицей переходов:

S & Q S^t R^t Q^t+1 Режим Здесь актив-

S T Q 1 1 Q^t Хран. ным значением

0 1 1 Уст. 1 информацион-

R & Q R Q 1 0 0 Уст. 0 ного сигнала яв-

0 0 Запр. ляется 0. Поэто-
му RS-триггер на элементах И-НЕ называется триггером с инверсными входами.

Как видно из таблицы переходов, у такого триггера комбинация двух нулей на входе является запрещённой, а двух единиц - нейтральной.

 

Быстродействие асинхронных RS-триггеров определяется суммой:

t_ЗД = 2t_Э, где t_Э - задержка каждого из логических элементов триггера.

Синхронные RS-триггеры строятся на логических элементах И-НЕ, ИЛИ-НЕ, а также на их сочетаниях.

Так, схема синхронного RS-триггера со статическим управлением на элементах И-НЕ имеет вид:

Триггер имеет дополнительный вход С, на кото-

S & & Q рый поступают синхронизирующие (тактовые) сиг-

налы.

C
& & Q При С=0 входные логические элементы блоки-

R рованы, т.е. их выходы находятся в состоянии ло-
гической 1 независимо от сигналов на R и S входах. В результате для асинхронного RS-триггера обеспечивается режим хранения.

При С=1 входные элементы открыты для передачи информационных сигналов R и S на входы асинхронного RS-триггера. Следовательно, в этом случае синхронный триггер работает по правилам асинхронного триггера.

S T Q Легко видеть, что активным значением информационных

C сигналов такого синхронного триггера является 1. Поэтому

R Q условно он изображается следующим образом:

Время задержки рассмотренного триггера равна t_ЗД = 3t_Э.

Тогда длительность импульса (уровня логической 1) на входе С должна быть не меньше этого времени: t_И ³ 3t_Э.

Длительность паузы (уровня логического 0) на входе С должна быть достаточной для переключения входных элементов триггера: t_П ³ t_Э.

Следовательно, минимальный период повторения синхросигналов на входе С равен 4t_Э, а наибольшая их частота f_T = 1/4t_Э.
13Для получения RS-триггера с динамичес-
& & Q1 ким управлением достаточно построить сле-
SS T Q дующую схему:
C 2 4 При С=0 оба выхода первого RS-триг-
R & & R Q гера (элементы 3 и 4) установлены в 1.
Q1 Тем самым второму RS-триггеру обеспе-
чивается режим хранения.
C
tРассмотрим динамику переключения триггера.

S Пусть к моменту изменения синхросигнала из 0
t в 1 на информационных входах установлены сигна-
R лы: S=1, R=0.
t Следовательно, на выходе первого логического
Q1 элемента образован 0, а на выходе второго - 1.
t Тогда при смене уровня на входе С с 0 на 1 на
Q1 выходе элемента 4 образуется 0.
t В результате второй RS-триггер устанавливает-
Q ся в нулевое состояние и блокируется элемент 2, ли-
t шая первый триггер возможности переключения
при изменении информационных сигналов.

Аналогичные процессы будут происходить и при S=0, R=1 с той лишь разницей, что второй RS-триггер установится в единичное состояние.

Таким образом, первый, а, следовательно, и второй триггеры не воспринимают никаких изменений сигналов на входах S и R, пока на входе С

S T Q вновь не сформируется фронт синхроимпульса.

C Отсюда условное графическое изображение рас -

R Q смотренного триггера будет иметь вид:

 

1 1 S T Q Аналогично можно

S S T Q C построить схему динами -

C R Q ческого RS-триггера на

R 1 1 R Q элементах ИЛИ-НЕ.

У такого триггера информационные сигналы имеют активное значение 1, а управляющий - срез импульса.

 

Следует отметить, что у синхронных RS-триггеров также имеет место запрещённая комбинация информационных сигналов.

ЛЕКЦИЯ 9

3.4. D-триггеры.

D-триггер имеет один информационный вход (D-вход) и вход синхронизации С.

В интегральном исполнении D-триггеры выпускаются со статическим и динамическим управлением по входу С, причём в одной микросхеме бывает несколько триггеров.

В маркировке микросхем D-триггеров используются буквы ТМ, например, К155ТМ2.

 

D-триггеры со статическим управлением.
D S T Q D T Q C^t D^t Q^t+1 Режим

C C 0 ~ Q^t Хран.

1 R Q С Q 1 0 0 Зап. 0

1 1 1 Зап. 1

Схема статического D-триггера строится на основе синхронного RS-триг-гера со статическим управлением. Один из вариантов его схем имеет вид:

Условное графическое обозначение такого D-триггера:

Закон функционирования описывается таблицей переходов:

Из таблицы видно, что пока С=1 состояние триггера повторяет сигнал на входе D, а при С=0 сохраняется последнее из этих состояний.

D-триггеры с динамическим управлением.

Схема динамического D-триггера строится на основе синхронного RS-три-ггера с динамическим управлением. Один из вариантов его схем имеет вид:

C

& & t

S T Q D

t

D & & R Q Q

t

CРассмотрим динамику работы такого триггера.

При С=0 оба выхода первого RS-триггера установлены в состояние 1, обеспечивая режим хранения второго RS-триггера и разрешая входным логическим элементам приём информации по входу D.