Что такое цифровые микросхемы. Виды цифровых микросхем

Что такое цифровые микросхемы. Виды цифровых микросхем

Вся современная схемотехника разделяется на две большие области: аналоговую и цифровую. Аналоговая схемотехника характеризуется:

1) максимальным быстродействием;

2) малым потреблением энергии;

3) малой стабильностью параметров.

Цифровая схемотехника обладает прекрасной повторяемостью параметров. Это привело к её развитию в последние годы. В результате в ряде устройств потребление цифровых модулей оказалось сравнимым и даже меньше потребления аналоговых схем, реализующих те же функции. Основные направления развития цифровых микросхем в настоящее время приведены на рисунке 1.1

Рисунок 1.1 Классификация видов цифровых микросхем

Основные технологии производства цифровых микросхем, применяемые в настоящее время: ТТЛ, и КМОП,

Наиболее быстрые из цифровых микросхем обладают скоростью переключения порядка 3..5 нс., а внутри кристалла микросхемы, где нет больших ёмкостей нагрузки время переключения измеряется пикосекундами. Таким быстродействием обладают программируемые логические схемы и заказные БИС. В этих микросхемах алгоритм решаемой задачи заключён в их принципиальной схеме.

Часто для решаемой задачи не требуется такого быстродействия, каким обладают современные цифровые микросхемы. Однако за быстродействие приходится платить: V↑_, следовательно I_потр, Р_потр ↑

1. Быстродействующие микросхемы потребляют значительный ток. Первую задачу решает применение технологии КМОП цифровых микросхем. Потребляемый ими ток зависит от скорости переключения логических вентилей. Именно поэтому в настоящее время подавляющее большинство микросхем выпускается именно по этой технологии.
2. Для решения задачи приходится использовать много микросхем, это выливается в стоимость и габариты устройства (БИС и СИС). Вторую задачу решают несколькими способами. Для жёсткой логики это разработка специализированных БИС (СИС). Использование специализированных БИС позволяет уменьшить габариты устройства, но стоимость его снижается только при крупносерийном производстве. Для среднего и малого объёмов производства такое решение неприемлемо.

Ещё одним решением уменьшения габаритов и стоимости устройства является применение программируемых логических схем (ПЛИС). Это направление активно развивается в настоящее время.

 

Виды цифровых микросхем.

В настоящее время используется несколько видов логических элементов:

• диодно-транзисторная логика (ДТЛ)
• транзисторно-транзисторная логика (ТТЛ, TTL)
• логика на основе комплементарных МОП транзисторов (КМОП, CMOS)
• логика на основе сочетания комплементарных МОП и биполярных транзисторов (BiCMOS)

Первоначально получили распространение цифровые микросхемы, построенные на основе ТТЛ технологии. Поэтому до сих пор существует огромное количество микросхем, построенных по этой технологии или совместимые с этими микросхемами по напряжению питания, логическим уровням и цоколёвке.

 

Таблица истинности — это совокупность всех возможных комбинаций логических сигналов на входе цифрового устройства и значений выходных сигналов для каждой комбинации. Для того, чтобы не пропустить ни одной комбинации входных сигналов их обычно записывают в виде двоичного кода. Пример таблицы истинности приведен в таблице 3.1.

Таблица 3.1 Таблица истинности цифровой микросхемы

№ комбинации	вх1	вх2	вх3	Вых1	Вых2

Для описания принципов работы комбинационной цифровой схемы полностью достаточно таблицы истинности. Этой же таблицы достаточно для создания её принципиальной схемы.

 

 

Логические элементы.

Логические элементы

Любые цифровые микросхемы строятся на основе простейших логических элементов:

1. Логический элемент "НЕ" — выполняет функцию инвертирования;
2. Логический элемент "И" — выполняет функцию логического умножения.
3. Логический элемент "ИЛИ" — выполняет функцию логического суммирования;

Рассмотрим эти логические элементы подробнее.

Инвертор

Простейшим логическим элементом является инвертор, который просто изменяет значение входного сигнала на прямо противоположное значение. Его логическая функция записывается в следующем виде:

где черта над входным значением и обозначает изменение его на противоположное. То же самое действие можно записать при помощи таблицы истинности, приведённой в таблице 1. Так как вход у этого логического элемента только один, то его таблица истинности состоит только из двух строк.

Таблица 1.1 Таблица истинности логического инвертора

In	Out
0	1
1	0

В качестве логического инвертора можно использовать обычный транзисторный усилитель с транзистором, включенном по схеме с общим эмиттером или истоком. Схема логического инвертора, выполненная на биполярном n-p-n транзисторе, приведена на рисунке 1.

Рисунок 1.1 Схема простейшего логического инвертора

Схемы логических инверторов могут обладать различным временем распространения сигнала и могут работать на различные виды нагрузки. Они могут быть выполнены на одном или на нескольких транзисторах, но независимо от схемы этого логического элемента и её параметров они осуществляют одну и ту же функцию. Для того, чтобы особенности включения транзисторов не затеняли выполняемую функцию, были введены специальные обозначения для цифровых микросхем — условно-графические обозначения. Условно-графическое изображение инвертора приведено на рисунке 2.

Рисунок 2. Условно-графическое изображение логического инвертора

Логический элемент "И"

Следующим простейшим логическим элементом является схема, реализующая операцию логического умножения "И":

F(x₁,x₂) = x₁^x₂

где символ ^ и обозначает функцию логического умножения. Иногда эта же функция записывается в другом виде:

F(x₁,x₂) = x₁^x₂ = x₁·x₂ = x₁&x₂.

То же самое действие можно записать при помощи таблицы истинности, приведённой в таблице 2. В формуле, приведенной выше использовано два аргумента. Поэтому элемент, выполняющий эту функцию имеет два входа. Такой элемент обозначается "2И". Для элемента "2И" таблица истинности будет состоять из четырех строк (2² = 4).

Таблица 1.2 Таблица истинности схемы, выполняющей логическую функцию "2И"

In1	In2	Out

Как видно из приведённой таблицы истинности активный сигнал на выходе этого логического элемента появляется только тогда, когда и на входе X и на входе Y будут присутствовать логические единицы. То есть этот логический элемент действительно реализует операцию "И"

Проще всего понять, как работает логический элемент "И", при помощи схемы, построенной на идеализированных ключах с электронным управлением, как это показано на рисунке 1.2 В этой схеме ток будет протекать только тогда, когда оба ключа будут замкнуты, а значит, единичный уровень на выходе схемы появится только при двух логических единицах на входе.

Рисунок 1.2 Принципиальная схема, реализующая логическую функцию "2И"

Условно-графическое изображение схемы, выполняющей логическую функцию "2И", на принципиальных схемах приведено на рисунке 1.3, и с этого момента схемы, выполняющие функцию “И” будут приводиться именно в таком виде. Это изображение не зависит от конкретной принципиальной схемы устройства, реализующей функцию логического умножения.

Рисунок 1.3 Условно-графическое изображение схемы, выполняющей логическую функцию "2И"

Точно так же описывается и функция логического умножения трёх переменных:

F(x₁,x₂,x₃)=x₁^x₂^x₃

Логический элемент "ИЛИ"

Следующим простейшим логическим элементом является схема, реализующая операцию логического умножения "И":

F(x₁,x₂) = x₁Vx₂

где символ V обозначает функцию логического сложения. Иногда эта же функция записывается в другом виде:

F(x₁,x₂) = x₁Vx₂ = x₁+x₂ = x₁|x₂.

То же самое действие можно записать при помощи таблицы истинности, приведённой в таблице 4. В формуле, приведенной выше использовано два аргумента. Поэтому логический элемент, выполняющий эту функцию имеет два входа. Такой элемент обозначается "2ИЛИ". Для элемента "2ИЛИ" таблица истинности будет состоять из четырех строк (2² = 4).

Таблица 1.4. Таблица истинности схемы, выполняющей логическую функцию "2ИЛИ"

In1	In2	Out

Как и в случае, рассмотренном для схемы логического умножения, воспользуемся для реализации схемы "2ИЛИ" ключами. На этот раз соединим ключи параллельно. Схема, реализующая таблицу истинности 1.4, приведена на рисунке 1.5. Как видно из приведённой схемы, уровень логической единицы появится на её выходе, как только будет замкнут любой из ключей, то есть схема реализует таблицу истинности, приведённую в таблице 1.4.

Рисунок 1.5. Принципиальная схема, реализующая логическую функцию "2ИЛИ"

Так как функция логического суммирования может быть реализована различными принципиальными схемами, то для обозначения этой функции на принципиальных схемах используется специальный символ "1", как это приведено на рисунке 1.6.

Рисунок 1.6. Условно-графическое изображение логического элемента, выполняющего функцию "2ИЛИ"

 

 

Триггер Шмитта

Триггер Шмитта представляет собой устройство охваченное положительной обратной связью. Наличие положительной обратной связи приводит к практически мгновенному изменению напряжения на выходе схемы при превышении входным сигналом порогового напряжения. Схема триггера Шмитта, построенная на двух инверторах приведена на рисунке 6.2.

Рисунок 6.2. Схема триггера Шмитта

В этой схеме положительная обратная связь образуется двумя резисторами. Глубина обратной связи определяется соотношением между этими резисторами. То, что часть сигнала с выхода схемы триггера Шмитта подаётся на её вход, приводит к тому, что вместо одного порога у неё имеется два порога. Один порог называется порогом срабатывания схемы (когда на выходе триггера Шмитта формируется единичный уровень). Второй порог называется порогом отпускания (когда на выходе триггера Шмитта формируется нулевой уровень). Из-за наличия двух порогов триггер Шмитта имеет ещё одно название — схема с гистерезисом.

Наличие двух порогов отчётливо видно на рисунке 6.3, где на вход триггера Шмитта подано синусоидальное напряжение. Входной и выходной сигналы исследуемой схемы на этом рисунке совмещены. В результате пороги срабатывания триггера Шмитта можно определить по точкам пересечения синусоиды и выходного сигнала.

Рисунок 6.3. Преобразование синусоидального сигнала в логический при помощи триггера Шмитта

Благодаря двум порогам схема нечувствительна к шумам на её входе. Ведь если триггер Шмитта перешёл в другое состояние, то для того, чтобы вернуть его в прежнее состояние нужно приложить напряжение, превышающее разность его порогов. Такое полезное свойство триггера Шмитта привело к его широкому использованию в схемах, подверженных влиянию шумов, таких как, например, шумоподавители ЧМ приёмников.

В качестве примера можно привести сигнал на выходе компаратора при воздействии точно такого же синусоидального сигнала, как и на рисунке 6.3. Эти сигналы приведены на рисунке 6.4. Как видно из этого рисунка, в момент пересечения синусоидальным сигналом порогового уровня компаратора, на его выходе появляются усиленные шумы входного сигнала. Это приводит к формированию лишних импульсов на выходе схемы, что не всегда приемлемо для правильной работы цифрового устройства в целом.

Условно-графическое изображение триггера Шмитта приведено на рисунке 6.5. Символ, изображённый на рабочем поле этого логического элемента говорит о наличии гистерезиса (разности порогов срабатывания).

Рисунок 6.5. Условно-графическое обозначение триггера Шмитта

В настоящее время производится много готовых микросхем, в которых содержится сразу несколько триггеров Шмитта. Пороги в этих схемах установлены заранее. Например, в микросхеме 555ТЛ2 содержится сразу шесть триггеров Шмитта с разносом порогов 800 мВ.

В КМОП микросхемах пороги срабатывания и отпускания устанавливаются на трети напряжения питания. Примером подобной микросхемы может служить КМОП микросхема К1561ТЛ1, в которой содержится четыре логических элемента "2И", каждый вход которого обладает гистерезисом.

В настоящее время за рубежом широко распространены микросхемы малой логики, где в одном очень маленьком корпусе, обычно с пятью выводами, размещается одиночный логический элемент. В качестве примера одиночного триггера Шмитта можно назвать микросхемы SN74AHC1G14 или SN74LVC1G17.

 

Системы счисления

Начнем с определения системы счисления. Система счисления - это совокупность правил записи чисел цифровыми знаками. Системы счисления бывают позиционные и непозиционные. В настоящее время и в технике и в быту широко используются как позиционные, так и непозиционные системы счисления. Рассмотрим сначала примеры непозиционных систем счисления.

В качестве классического примера непозиционной системы счисления обычно приводят римскую форму записи чисел. Там не менее это не единственная непозиционная система счисления, используемая в настоящее время.

Сейчас, как и в глубокой древности, для записи числа используются так называемые “палочки”. Эта форма записи чисел наиболее понятна и требует для записи числа всего один символ. Число образуется суммой этих “палочек”. Однако при записи больших чисел возникают неудобства. Число получается громоздким и его трудно читать.

В следующем варианте непозиционной системы счисления стали использовать несколько символов (цифр). Каждая цифра обозначает различное количеств единиц. Конечное число точно так же как и в предыдущем варианте образуется суммой цифр. Наиболее яркий вариант использования такой системы счисления - это денежные отношения. Мы с ними сталкиваемся каждый день. Здесь никому не приходит в голову, что сумма, которую мы выкладываем за продукты, может зависеть от того, в каком порядке мы расположим монеты на столе! Номинал монеты или банкноты не зависит от того, в каком порядке она была вынута из кошелька. Это классический пример непозиционной системы счисления.

Однако чем большее число требуется представить в такой системе счисления, тем большее количество цифр требуется для этого. Позиционные системы счисления были придуманы относительно недавно для того, чтобы сэкономить количество цифр, используемое для записи чисел.

Значение цифры в позиционной системе счисления зависит от её позиции в записываемом числе. В позиционной системе счисления появляются два очень важных понятия - основание системы счисления и вес цифры. Дело в том, что в позиционной системе счисления число представляется в виде формулы разложения:

A_p=a_npⁿ+a_n-1p^n-1+...+a₂p² +a₁p¹+a₀p⁰+a_-1p^-1+a_-2p ^-2+...+a_-kp^-k

где p - основание системы счисления
p_i - вес единицы данного разряда
a_i - цифры, разрешённые в данной системе счисления.

При этом количество цифр в системе счисления зависит от основания. Количество цифр равно основанию системы счисления. В двоичной системе счисления две цифры, в десятичной – десять, а в шестнадцатеричной – шестнадцать. Число в любой позиционной системе счисления записываются в виде последовательности цифр:

A=a_na_n-1...a₂a₁a₀,a_-1a_-2...a_-k,

где ai – цифры данной системы счисления, а цифра, соответствующая единицам определяется по положению десятичной запятой (или десятичной точки в англоязычных странах). Каждая цифра, использованная в записи числа, называется разрядом.

Какие же системы счисления применяются в настоящее время? Первый ответ, который я ожидаю – это десятичная система счисления. А ещё? Да, да не удивляйтесь! Мы широко используем и другие системы счисления! Достаточно посмотреть себе на левую руку. Там мы увидим часы. Сколько минут помещается в часе? Шестьдесят! Сколько секунд помещается в минуте? Шестьдесят! Налицо признаки шестидесятеричной системы счисления. Это наследование древней вавилонской системы счисления, которую вместе с компасом и часами европейцы заимствовали от арабов.

А еще примеры? Да сколько угодно! Картушка компаса делится на восемь румбов. Чем не восьмеричная система счисления? А давно ли в России отказались от полушек (четверть копейки) или грошей (половина копейки)? А следующее значение монеты – две копейки! Чем не двоичная система счисления?

Рассмотрим подробнее системы счисления, наиболее часто используемые в цифровой технике.

Двоичная система счисления

Основание этой системы счисления p равно двум. В этой системе счисления используется две цифры. Чтобы не выдумывать новых символов для обозначения цифр, в двоичной системе счисления были использованы символы десятичных цифр 0 и 1. Для того чтобы не спутать систему счисления в записи числа используется индекс 2. Если же кроме двоичной формы записи чисел не предполагается использования никакой другой, то этот индекс можно опустить.

Число в этой системе счисления записывается как сумма единиц, двоек, четвёрок, восьмёрок и так далее. То есть веса соседних разрядов различаются в два раза. Точно также записываются и числа, меньшие единицы. В этом случае разряды числа будут называться как половины, четверти или восьмые доли единицы.

Рассмотрим пример записи двоичного числа:

A₂=101110,101₂=1*2⁵+0*2⁴+1*2³+1*2² +1*2¹+0*2⁰+1*2^-1+0*2^-2+1*2^-3=32₁₀+8₁₀+4₁₀+2₁₀+0,5₁₀+0,125₁₀=46,625₁₀

При записи во второй строке примера десятичных эквивалентов двоичных разрядов мы не стали записывать степени двойки, которые умножаются на ноль, так как это привело бы только к загромождению формулы и, как следствие, затруднение понимания материала.

Недостатком двоичной системы счисления можно считать большое количество разрядов, требующихся для записи чисел. В качестве преимущества этой системы счисления можно назвать простоту выполнения арифметических действий, которые будут рассмотрены позднее. Используются так же восьмеричная и шестнадцатеричная системы счисления

 

 

Таблица 2.2 Пример таблицы истинности 2.2

№ комбинации	Входы	Выходы
				A	b
	0	0	0	1	0
	0	1	0	0	0

Для реализации цифрового комбинационного устройства по таблице истинности при помощи логических элементов "ИЛИ" (СКНФ) достаточно рассмотреть только те строки таблицы истинности, которые содержат логические "0" в выходном сигнале. Строки, содержащие в выходном сигнале логическую "1" в построении логического выражения, а, следовательно, и принципиальной схемы цифрового устройства не участвуют. Каждая строка, содержащая в выходном сигнале логический "0", реализуется схемой логического элемента "ИЛИ" с количеством входов, совпадающим с количеством входных сигналов в таблице истинности.

Для построения схемы, реализующей сигнал Out0, достаточно рассмотреть строки, выделенные курсивом. В рассматриваемой таблице истинности имеются всего две строки, содержащие логический ноль в выходном сигнале a, поэтому в формуле СКНФ будет содержаться две суммы входных сигналов:

Входные сигналы, описанные в таблице истинности логическим нулём, подаются на вход этой схемы непосредственно, а входные сигналы, описанные в таблице истинности логической единицей, подаются на логического элемента "ИЛИ" через инверторы. Объединение сигналов с выходов схем "ИЛИ", реализующих отдельные строки таблицы истинности, производится при помощи схемы логического элемента "И". Количество входов в схеме "И" определяется количеством строк в таблице истинности, в которых в выходном сигнале присутствует логическая единица.

Полученная формула в схеме на рисунке 9 реализуются микросхемой D2.

Для построения схемы, реализующей сигнал b, достаточно рассмотреть строки, выделенные жирным шрифтом. Эти строки в схеме на рисунке 9 реализуются микросхемой D3. Принцип построения этой схемы не отличается от примера, рассмотренного выше. В таблице истинности присутствуют всего две строки, содержащие ноль в выходном сигнале b, поэтому в формуле СКНФ выхода b будет содержаться две суммы входных сигналов:

Дешифраторы (декодеры)

Декодеры (дешифраторы) позволяют преобразовывать одни виды бинарных кодов в другие. Например, преобразовывать позиционный двоичный код в линейный восьмеричный или шестнадцатеричный. Преобразование производится по правилам, описанным в таблицах истинности, поэтому построение дешифраторов не представляет трудностей. Для построения дешифратора можно воспользоваться правилами синтеза логической схемы для произвольной таблицы истинности.

Таблица 3.1. Таблица истинности десятичного декодера.

Входы Двоичная форма

Выходы Десятичная форма

В соответствии с принципами построения схемы по произвольной таблице истинности получим схему декодера, реализующего таблицу истинности, приведённую в таблице 3.1. Эта схема приведена на рисунке 3.1.

Рисунок 3.1. Принципиальная схема двоично-десятичного дешифратора (декодера).

Как видно на этой схеме для реализации каждой строки таблицы истинности потребовалась схема "4И". Схема "ИЛИ" не потребовалась, так как в таблице истинности на каждом выходе присутствует только одна единица.

Дешифраторы выпускаются в виде отдельных микросхем или используются в составе других микросхем. В настоящее время десятичные или восьмеричные дешифраторы используются в основном как составная часть других микросхем, таких как мультиплексоры, демультиплексоры, ПЗУ или ОЗУ.

Условно-графическое обозначение микросхемы дешифратора на принципиальных схемах приведено на рисунке 3.2. На этом рисунке приведено обозначение двоично-десятичного дешифратора, полная внутренняя принципиальная схема которого изображена на рисунке 3.1.

Рисунок 3.2. Условно-графическое обозначение двоично-десятичного дешифратора.

Точно таким же образом можно получить принципиальную схему и для любого другого декодера (дешифратора). Наиболее распространены схемы восьмеричных и шестнадцатеричных дешифраторов. Для индикации такие дешифраторы в настоящее время практически не используются. В основном такие дешифраторы используются как составная часть более сложных цифровых модулей.

 

 

Мультиплексоры

Мультиплексорами называются устройства, которые позволяют подключать несколько входов к одному выходу. Демультиплексорами называются устройства, которые позволяют подключать один вход к нескольким выходам. В простейшем случае такую коммутацию можно осуществить при помощи ключей:

Рисунок 5.1. Коммутатор (мультиплексор), собранный на ключах.

Такой коммутатор одинаково хорошо будет работать как с аналоговыми, так и с цифровыми сигналами. Однако скорость работы механических ключей оставляет желать лучшего, да и управлять ключами часто приходится автоматически при помощи какой-либо схемы.

В цифровых схемах требуется управлять ключами при помощи логических уровней. То есть нужно подобрать устройство, которое могло бы выполнять функции электронного ключа с электронным управлением цифровым сигналом.

Демультиплексоры

Демультиплексорами называются устройства, которые позволяют подключать один вход к нескольким выходам. Демультиплексор можно построить на основе точно таких же схем логического "И", как и при построении мультиплексора. Существенным отличием от мультиплексора является возможность объединения нескольких входов в один без дополнительных схем. Однако для увеличения нагрузочной способности микросхемы, на входе демультиплексора для усиления входного сигнала лучше поставить инвертор.

Схема демультиплексора приведена на рисунке 6.1. В этой схеме для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор.

Рисунок 6.1. Принципиальная схема демультиплексора, управляемого двоичным кодом.

Однако, если рассмотреть принципиальную схему самого дешифратора, то можно значительно упростить демультиплексор. Достаточно просто к каждому логическому элементу 'И', входящему в состав дешифратора просто добавить ещё один вход – In. Такую схему часто называют дешифратором с входом разрешения работы. Условно-графическое изображение демультиплексора приведено на рисунке 6.6.

Рисунок 6.6 Условно графическое обозначение демультиплексора с четырьмя выходами.

В этом обозначении вход In обозначен как вход E, а выходы не названы никак, оставлены только их номера.

В МОП микросхемах не существует отдельных микросхем демультиплексоров, так как МОП мультиплексоры, описанные ранее по информационным сигналам не различают вход и выход, т.е. направление распространения информационных сигналов, точно также как и в механических ключах, может быть произвольным. Если поменять входы и выход местами, то КМОП мультиплексоры будут работать в качестве демультиплексоров. Поэтому их часто называют просто коммутаторами.

 

 

Генераторы

Мультивибраторы

Еще одной распространённой схемой генераторов на логических элементах является схема мультивибратора. В этой схеме для реализации положительной обратной связи используется два инвертора. Каждый из усилителей осуществляет поворот фазы генерируемого сигнала на 180°. В результате реализуется баланс фаз. Схема мультивибратора приведена на рисунке 3.1.

Рисунок 3.1. Схема мультивибратора, выполненная на двух логических инверторах.

Коэффициент усиления каждого из усилителей определяется соотношением резисторов R2/R1 и R4/R3. В этой схеме возможна независимая регулировка частоты и скважности генерируемых колебаний. Длительность импульсов и длительность паузы между импульсами регулируется независимо при помощи RC цепочек R1 C2 и R3 C1. Период следования импульсов Т определяется как сумма двух времен заряда конденсаторов:

Т = t_зар1 + t_зар2,

где t_зар1 = R2C2 ln(U¹/U_пор);
t_зар2 = R4C1 ln(U¹/U_пор).

Укорачивающие одновибраторы

Рассмотрим схему, приведённую на рисунке 5.1.

Рисунок 5.1. Схема укорачивающего одновибратора (ждущего мультивибратора).

Если бы логические элементы не обладали задержкой, то на выходе такой схемы постоянно присутствовал единичный логический уровень. Однако это не так. Сигнал на выходе инвертора задержан по отношению к его входу. Временные диаграммы сигналов на входе и выходе инвертора, а также на выходе схемы логического элемента "И" приведены на рисунке 5.2.

Рисунок 5.2. Временные диаграммы укорачивающего одновибратора.

Как видно из этих временных диаграмм, одновибратор, схема которого приведена на рисунке 5.1, вырабатывает одиночный импульс по переднему фронту входного сигнала. Длительность импульса на выходе такой схемы будет равна времени задержки инвертора.

Если требуется длительность выходного импульса, большая времени задержки одиночного инвертора, то можно применить дополнительные элементы задержки на пассивных RC элементах. Пример подобной схемы одновибратора приведён на рисунке 5.3, а временные диаграммы этой схемы — на рисунке 5.4.

Рисунок 5.3. Схема укорачивающего одновибратора с использованием RC элементов задержки.

Длительность выработанного формирователем импульса можно вычислить исходя из условия разряда конденсатора С. Действительно, пока конденсатор С разряжается до уровня порогового напряжения U, напряжение U2 воспринимается логическим элементом "2И-НЕ" как уровень логической единицы и на его выходе поддерживается уровень логического нуля. С течением времени напряжение на конденсаторе C становится равным U_пор и на выходе логического элемента "2И-НЕ" появится уровень логической единицы. Если считать, что напряжение до начала разряда на конденсаторе было равно напряжению уровня уровень логической единицы U1, то изменение напряжения UC с течением времени можно представить как:

,

следовательно

.

Длительность импульса равна времени разряда конденсатора до порогового значения U_пор

Рисунок 5.4. Временные диаграммы укорачивающего одновибратора с использованием RC элементов задержки.

Триггеры

Триггеры предназначены для запоминания двоичной информации. Использование триггеров позволяет реализовывать устройства оперативной памяти (то есть памяти, информация в которой хранится только на время вычислений). Однако триггеры могут использоваться и для построения некоторых цифровых устройств с памятью, таких как счётчики, преобразователи последовательного кода в параллельный или цифровые линии задержки.

Простейшая схема, позволяющая запоминать двоичную информацию, может быть построена на двух инверторах, охваченных положительной обратной связью. Эта схема приведена на рисунке 1.1

Рисунок 1.1 Схема простейшего триггера, построенного на инверторах.

В этой схеме может быть только два состояния – на выходе Q присутствует логическая единица и на выходе Q присутствует логический ноль. Если логическая единица присутствует на выходе Q, то на инверсном выходе будет присутствовать логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот, если на выходе Q присутствует логический ноль, то на инверсном выходе будет присутствовать логическая единица.

Такая ситуация будет сохраняться до тех пор пока включено питание. Но вот вопрос — а как записывать в такой триггер информацию? Нам потребуются входы записи нуля и записи единицы. Триггер с подобной возможностью получил название RS триггер. Его мы рассмотрим в следующей главе.

 

 

RS триггер

RS триггер получил название по названию своих входов. Вход S (Set — установить англ.) позволяет устанавливать выход триггера Q в единичное состояние. Вход R (Reset — сбросить англ.) позволяет сбрасывать выход триггера Q (Quit — выход англ.) в нулевое состояние.

2 И - НЕ

Для реализации RS триггера воспользуемся логическими элементами "2И-НЕ". Его принципиальная схема приведена на рисунке 2.2