Генератор тактовых импульсов К1810ГФ84

Генератор тактовых импульсов (ГТИ) КР1810ГФ84 предназначен для управле­ния центральным процессором и периферийными устройствами, а также для синхрони­зации сигналов READY с тактовыми сигналами процессора и интерфейсной шины. Генератор тактовых импульсов включает схемы формирования тактовых импульсов (CLK, PCLK, OSC), сигнала сброса (RE­SET) и сигнала готовности (READY).

CLK – тактовая частота для процессора,

PCLK — тактовая частота для управ­ления периферийными БИС,

OSC — тактовая частоты задающего генератора, необходимые для управления устройствами, входящими в систему, и для син­хронизации. Сигналы синхронны, их частоты связаны соотношением: Fоsc = 3FCLK = 6FРСLK.

 

 

Сигналы могут формироваться из колебаний основной частоты кварцевого резонатора, подключаемого к входам X1, Х2, или его третьей гармоники, выделяемой LC-фильтром или от внешнего генератора, если он подключен (ко входу EFI).

Выбор режима функционирования определяется потенциалом на входе F/С. Если этот вход подключен к «земле», то ГТИ работает в режиме формиро­вания сигналов от внутреннего генератора (SGN), если на F/С подается высо­кий потенциал — то в режиме формирования сигналов от внешнего генератора.

Схема формирования сигнала сброса RESET имеет на входе триггер Шмитта, а на выходе — триггер, формирующий фронт сигнала RESET по срезу CLK. Обычно ко входу RES подключается RC-цепь, обеспечивающая автомати­ческое формирование сигнала при включении источника питания:

Схема формирования тактовых импульсов имеет специальный вход синхро­низации (CSYNC), с помощью которого возможно синхронизировать работу нескольких ГТИ, входящих в систему. Такая синхронизация осуществляется с помощью двух D-триггеров по входам CSYNC и EFI:

Схема формирования сигнала готовности (READY).

Сигнал REA­DY используется для подтверждения готовности к обмену. Высокий уровень напряжения на этом входе указывает на наличие данных на ШД. Схема формирования сигнала REA­DY в ГТИ построена так, чтобы упростить включение системы в интерфейсную шину, и имеет две пары идентичных сигналов RDY1, AEN1 и RDY2, AEN2, объединенных схемой ИЛИ. Сигналы RDY формируются элементами, входящими в систему, и свидетель­ствуют об их готовности к обмену. Сигналы AEN разрешают формирование сигнала READY по сигналам RDY, подтверждая адресацию к адресуемому элементу. Выходной элемент (F) схемы формирует фронт сигнала READY по срезу CLK, чем осуществляется привязка сигнала READY к тактам центрального процессора.

 

Порты ввода/вывода

Порты предназначены для обмена информацией микропроцессора с внешними устройствами.