DTBOTH - регистр общего доступа к паузам неперекрытия

Бит
+0x06	DTBOTH[7:0]	DTBOTH
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 7:0 - DTBOTH: регистр общего доступа к паузам неперекрытия

Запись в этот регистр приведет к одновременному обновлению регистров DTHS и DTLS (т.е. за одну операцию записи).

DTBOTHBUF - регистр общего доступа к буферным регистрам пауз неперекрытия

Бит
+0x07	DTBOTHBUF[7:0]	DTBOTHBUF
Чтение/запись	Чт/Зап
Нач значение

· Биты 7:0 - DTBOTHBUF: регистр общего доступа к буферным регистрам пауз неперекрытия

Запись в этот регистр приведет к одновременному обновлению регистров DTHSBUF и DTLSBUF (т.е. за одну операцию записи).

DTLS - регистр паузы неперекрытия нижнего уровня

Бит
+0x08	DTLS[7:0]	DTLS
Чтение/запись	Чт/Зап
Нач значение

· Биты 7:0 - DTLS: пауза неперекрытия нижнего уровня

С помощью данного регистра задается пауза неперекрытия в нижнем уровне, которая выражается числом циклов синхронизации УВВ.

DTHS - регистр паузы неперекрытия верхнего уровня

Бит
+0x09	DTHS[7:0]	DTHS
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 7:0 - DTHS: пауза неперекрытия верхнего уровня

С помощью данного регистра задается пауза неперекрытия в верхнем уровне, которая выражается числом циклов синхронизации УВВ.

DTLSBUF - буферный регистр паузы неперекрытия нижнего уровня

Бит
+0x0A	DTLSBUF[7:0]	DTLSBUF
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 7:0 - DTLSBUF: буфер паузы неперекрытия нижнего уровня

Данный регистр является буфером для регистра DTLS. При использовании двойной буферизации действительное содержимое из этого регистра копируется в регистр DTLS по условию UPDATE.

DTHSBUF - буферный регистр паузы неперекрытия верхнего уровня

Бит
+0x0B	DTHSBUF[7:0]	DTHSBUF
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 7:0 - DTHSBUF: буфер паузы неперекрытия верхнего уровня

Данный регистр является буфером для регистра DTHS. При использовании двойной буферизации действительное содержимое из этого регистра копируется в регистр DTHS по условию UPDATE.

OUTOVEN - регистр разрешения перекрытия выходов

Бит
+0x0C	OUTOVEN[7:0]	OUTOVEN
Чтение/запись	Чт/Зап(1)	Чт/Зап(1)	Чт/Зап(1)	Чт/Зап(1)	Чт/Зап(1)	Чт/Зап(1)	Чт/Зап(1)	Чт/Зап(1)
Нач значение

Прим.:

· Запись возможна, только флаг обнаружения отказа (FDF) равен нулю.

· Биты 7:0 - OUTOVEN[7:0]: разрешения перекрытия выходов

Данные биты позволяют активизировать перекрытие соответствующих выходов порта (номера бит регистра соответствуют номеру перекрываемой линии ввода-вывода порта). Направление порта не перекрывается.

Обзор регистров

Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
+0x00	CTRL	-	-	PGM	CWCM	DTICDAEN	DTICCCEN	DTICCBEN	DTICCAEN
+0x01	(резерв)	-	-	-	-	-	-	-	-
+0x02	FDEMASK	FDEMASK[7:0]
+0x03	FDCTRL	-	-	-	FDDBD	-	FDMODE	FDACT[1:0]
+0x04	STATUS	-	-	-	-	-	FDF	DTBHSV	DTBLSV
+0x05	(резерв)	-	-	-	-	-	-	-	-
+0x06	DTBOTH	DTBOTH[7:0]
+0x07	DTBOTHBUF	DTBOTHBUF[7:0]
+0x08	DTLS	DTLS[7:0]
+0x09	DTHS	DTHS[7:0]
+0x0A	DTLSBUF	DTLSBUF[7:0]
+0x0B	DTHSBUF	DTHSBUF[7:0]
+0x0C	OUTOVEN	OUTOVEN[7:0]

Блок расширения разрешающей способности

16.1 Отличительные особенности:

· Увеличивает разрешающую способность в 4 раза (на 2 бита)

· Поддержка режима генерации частотного сигнала, а также режимов PWM с одно- и двунаправленным счетом

· Поддержка совместной работы с блоком AWeX:

· генерация паузы неперекрытия

· образцовая генерация

Обзор

Блок Hi-Res может использоваться для увеличения в 4 раза (на 2 бита) разрешающей способности генерируемых таймером-счетчиком импульсов. Он может использоваться для генерации частотных и ШИМ-сигналов, а также в комбинации с блоком AWeX.

Блок Hi-Res синхронизируется сигналом синхронизации CLKPER4. Для использования блока Hi-Res предделители системной синхронизации необходимо настроить таким образом, чтобы частота CLKPER4 была в четыре раза выше сигнала синхронизации УВВ и ЦПУ (см. раздел 7.5 "Настройка системной синхронизации и предделителей частоты").

Рисунок 16.1. Работа таймера-счетчика совместно с блоком Hi-Res

Блок Hi-Res предназначен для 4-кратного повышения быстродействия таймера-счетчика по отношению к его нормальному быстродействию. После разрешения работы блока Hi-Res, счетчик будет игнорировать свои два младших бита и работать с приращением 4 за каждый цикл синхронизации УВВ. Условия переполнения/антипереполнения, а также совпадения таймера-счетчика контролируются для его 14 старших бит. За счет и сравнение двух младших бит отвечает блок Hi-Res, который работает с 4-х кратно повышенным быстродействием.

Для гарантирования корректности работы, два младших бита регистра периода должны быть равными нулю. Поскольку таймер-счетчик синхронизируется сигналом синхронизации УВВ, при чтении регистра счетчика из его двух младших бит всегда считываются нули.

Блок Hi-Res оснащен логикой, которая предотвращает появление на выходе импульсов, длительность которых меньше одного цикла синхронизации УВВ.

Описание регистров