Процесорний елемент К1804ВС1

Процесорний елемент ВС1 має чотирирозрядну організацію, використовують його для побудови операційних блоків процесорів з довільною розрядністю. Структурна схема ПЕ зображена на рис. 1 і містить такі вузли.

Блок внутрішньої пам'яті. Це двопортовий регістровий запам'ятовуючий пристрій з організацією RAM ємністю 16 чотирирозрядних слів та змішувач даних SHL1. Вибір довільного регістра виконують шляхом завдання його адреси на входах А(3:0) (порт А) або В(3.:0) (порт В). Із RAM є можливість одночасного зчитування двох слів. Зчитані дані заносять в регістри RGA та RGB. Запис даних в RAM можливий тільки по входу В(3:0). Інформацію в RAM можна записувати як без зсуву, так і зі зсувом вправо або вліво на 1 розряд.

Сигнали SB3, SB0 виникають на двонапрямлених виводах ПЕ при виконанні операції зсуву даних перед їх записом в RAM. Якщо зсуви на змішувачі SHL1 не виконуються, то вказані виводи перебувають у третьому стані.

 

 

Рис. 1. Структура ПЕ К1804ВС1

 

Арифметично-логічний блок (АЛБ). До його складу входять мультиплексор даних MUX1, арифметико-логічний пристрій (АЛП) та мультиплексор вихідних даних MUX2. Функції, які реалізує АЛП визначаються мікрокодом І (8:0).

Мультиплексор MUX1 забезпечує вибір пар операндів на входах R та S АЛП. Джерелами операндів АЛП є: шина даних DI(3:0); константа "0"; регістр RGQ; регістри RAM, які зчитані з каналів А та В. Керування вибором пар операндів забезпечується полем І (2:0) (табл. 1).

АЛП виконує арифметичні та логічні операції. Тип операцій в АЛП – задається полем мікрокоманди І (5:3) (табл. 2). Арифметичні операції виконують із врахуванням значення вхідного переносу СІ за правилами доповняльного коду. При цьому формуються чотири ознаки результату: СО - перенос зі старшого розряду; V - переповнення; N - знак або вміст старшого розряду на виході АЛЛ, Z - ознака нульового значення F на виході АЛЛ.

 

Таблиця 1		Таблиця 2
Джерела операндів		Операції в АЛП
I (2:0)	Входи АЛП	I (5:3)	Операція
12 11 10	8-а с. о.	R	S	15 14 13	8-а о. о.
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1	С	А А D D D	Q B Q B A A Q O	0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1		R+S+CI S-R-1+CI R-S-1+CI R S R S R S R S R S

Результат операції на виході АЛП задається словом F та видається в шину DO, в RAM або регістр RGQ відповідно до розрядів мікрокоду І (8:6) (табл. 3).

Запис слова F в регістри RAM здійснюється прямо (RAM[B]=F), зсувом праворуч (RAM[B]=R1(F)) або зсувом вліво (RAM[B]=L1(F)). В останніх двох випадках одночасно може зсуватися і вміст регістра RGQ.

 

Таблиця 3

Приймачі результату

І (8:6)	RAM [В]	RGQ	DO
і8	і7	І6	8-а с. о.
					F	F
						F
				F		A
				F		F
				R1(F)	Rl(RGQ)	F
				R1(F)		F
				L1 (F)	LI (RGQ)	F
				L1(F)		F

Мультиплексор MUX2 забезпечує передавання слова F з виходу АЛП або виходу A RAM на шину DO (3:0).

Блок регістра Q. Складається з регістра RGQ та змішувача SHL2. Регістр RGQ забезпечує прийом слова F (RGQ=F) та його зсув свого вмісту на один розряд вліво або вправо. Сигнали SQ3, SQ0 виникають на однойменних двонапрямлених виводах ПЕ при зсуві інформації в регістрі RGQ. Якщо зсув не виконується, то вказані виводи знаходяться в третьому стані.

Блок керування. Формує внутрішні КС шляхом декодування поля мікрокода І (8:0)

Вихідна шина DО (3:0) має три стани. Стан високого опору шини встановлюється сигналом = 1.

Вихід "Z" АЛП виконаний за схемою з відкритим колектором.

Такт роботи ПЕ полягає в тому, що по позитивному перепаду тактового сигналу CLK на керуючі входи ПЕ поступає код мікрокоманди І (8:0), у відповідності з яким виконується вибір операндів, перетворення їх в АЛП та видача результату на шину DO, якщо MUX2 відкритий ( = 0).

Умовно-графічне позначення (УГП) ПЕ ВСІ та призначення виводів зображені на рис. 2.

 

 

Рис. 2. Умовно-графічне позначення ПЕ К1804 ВС