Вычислительная техника. Часть I.

Вычислительная техника. Часть I.

 

1.1. Цифровые сигналы – это двоичные сигналы в двоичной форме. Можно передавать цифры в двоичной системе исчисления. Если за «1» принято наличие сигнала, а за «0» его отсутствие, такая логика и логические схемы называются положительной, а в обратном случае - отрицательной. Так как это дискретные сигналы, то каждый элементарный сигнал характеризуется не только определенным уровнем «1» или «0», но и тактовыми моментами, в которые можно наблюдать что это «1» или «0». Также существует тактовый период.

Значащие моменты времени – моменты τ, в которые должны присутствовать (наблюдаться) сигналы.

U

t

𝛕

 

 

1.2. Виды двоичных сигналов:

а) Потенциальные.

Сигналы, которые действуют в течение всего периода элементарного символа.

 

 

 

1 0 1 1

 

 

б) Импульсные.

Сигналы, у которых длительность элементарного сигнала минимальная, возможная, определяемая только длительностью переходных процессов.

i xheuIVL2S/6bMC0jDoaSuqKLSxCUieV3hudnG0Gqbo8lK9PTnpjuFIvH7TFLe9Fwa/kJdfC2mwOc W9w01v+kpMUZqGj4sQcvKFEfDGp5N5pO09BkI3NPib/2bK89YBhCoQCUdNt17AZt77zcNZhplNkw Nj2vWsbzQ+mq6svHd467m0G6tnPU7z/H6hcAAAD//wMAUEsDBBQABgAIAAAAIQDR8YWL3gAAAAgB AAAPAAAAZHJzL2Rvd25yZXYueG1sTI9BS8NAFITvQv/D8gpexG4aSkxjNkUEEbwUGxF622afSUj2 bchu2vjvfT3Z4zDDzDf5bra9OOPoW0cK1qsIBFLlTEu1gq/y7TEF4YMmo3tHqOAXPeyKxV2uM+Mu 9InnQ6gFl5DPtIImhCGT0lcNWu1XbkBi78eNVgeWYy3NqC9cbnsZR1EirW6JFxo94GuDVXeYrALd Hb8/rNnLqazb6P04PTyVHSp1v5xfnkEEnMN/GK74jA4FM53cRMaLnvV2s+Gogm0Cgv04SWMQJwXp OgFZ5PL2QPEHAAD//wMAUEsBAi0AFAAGAAgAAAAhALaDOJL+AAAA4QEAABMAAAAAAAAAAAAAAAAA AAAAAFtDb250ZW50X1R5cGVzXS54bWxQSwECLQAUAAYACAAAACEAOP0h/9YAAACUAQAACwAAAAAA AAAAAAAAAAAvAQAAX3JlbHMvLnJlbHNQSwECLQAUAAYACAAAACEALr5EOTsCAACBBAAADgAAAAAA AAAAAAAAAAAuAgAAZHJzL2Uyb0RvYy54bWxQSwECLQAUAAYACAAAACEA0fGFi94AAAAIAQAADwAA AAAAAAAAAAAAAACVBAAAZHJzL2Rvd25yZXYueG1sUEsFBgAAAAAEAAQA8wAAAKAFAAAAAA== " o:allowincell="f">

 

 

 

 

Такие сигналы позволяют ускорить их обработку, однако к ним предъявляются жесткие требования к определению тактовых моментов (синхронизаций).

 

 

1.3. Двоичный код или слово.

Как правило, для передачи какого-либо символа используется несколько двоичных сигналов. Каждый двоичный сигнал «1» или «0» называется битом. Количество бит для передачи какого-то одного символа называется разрядностью двоичной комбинации одного кодового слова.

Коды могут быть:

1-ое слово

U

2-ое слово

а) Последовательные, когда двоичные сигналы передаются по одному каналу связи последовательно.

 

 

U

б) Параллельные, когда определенный двоичный разряд передается параллельно с другими разрядами. Параллельные коды используются внутри ЭВМ для связи различных узлов.

t

T=m𝜏

U1

t

U2

t

U3

t

U4

t

 

2. Двоичная система счисления.

 

а) десятичная система счисления – характеризуется n – степенным полиномом.

 

…а* 10⁴ + а* 10³+ а* 10²+ а* 10¹+ а* 10⁰

 

1* 10³ 9* 10² 5* 10¹ 6* 10⁰ = 1956

 

а – принимает значения от 0 до 10

 

б) степенной полином с основанием 2 – двоичная система счисления.

 

…а* 2⁴ + а* 2³ + а* 2² + а* 2¹+ а* 2⁰;

1 * 2⁴ + 0 * 2³ + 1 * 2² + 0 * 2¹ + 1 * 1⁰ = 16+0+4+0+1=21₁₀=10101₂

 

а – может быть либо «0», либо «1».

Способ перевода числа из десятичной в двоичную:

 

13: 2 = 6 (ост. 1)

6: 2 = 3 (ост. 0) 1 * 2³ + 1 * 2² + 0 * 2¹ + 1 * 2⁰ =

3: 2 = 1 (ост. 1) 8+4+0+1=13₁₀=1101₂

1: 2 = 0 (ост. 1)

 

 

в) шестнадцатеричная система счисления

Для передачи десятичных цифр необходимо четырехразрядная двоичная комбинация.

m = {log₂M} {log₂10} = {3,5}=4

m – округляется до большего целого

Замечание: обычно требуется построение на универсальных элементах: «ИЛИ-НЕ», «И-НЕ».

Преобразуем полученную функцию:

 

x1

X2

&

&

 

3.4 Упрощение (минимизация) логических функций с помощью карт Вейча – Карно.

Пример с 3-х аргументной функцией.

x1	x2	x3	y

 

 

x1	x2	X3	У

1.

 

 

 

 

 

 

 

 

2.

 

 

3. Карта Вейча – Карно

В таблице приведены все возможные минтермы. Выделим «наши» минтермы:

х3

 

 

х1 х1х2х3 х2х3 х2х3

х2

 

х1 х1 х3 х3

 

 

 

х1

 

 

4. Отмечаем в таблице клетки, соответствующие минтермам полученной функции.

2-ой контур

X2

X3

X1

1-ый контур

 

 

1 1

 

1 1 1

 

 

Объединяем смежные клетки в контуре с числом клеток, равных

2ⁿ = 1;2; 4; 8…..

Замечание: для 4-х такую карту можно склеивать не только с боков, но и свернуть снизу.

 

х1

 

1 1

х2

 

х4

 

1 1

 

 

 

I контур х3

 

 

3.4.2 Применение карт Карно для 5-ти аргументных функций.

х1

 

 

х2 1

х4

 

х5

 

 

х3

 

х1 * *х4*

 

*х2*х3*

 

Двоичный сумматор.

 

1 1 1 1 – p – перенос

0 1 0 1 1 – 1-е слагаемое (х1)

0 0 1 0 1 – 2-е слаганмое (х2)

^{______________________________}

1 0 0 0 0 – сумма S

сумматор полусумматор

 

а) полусумматор

 

х1 ПΣ сумма (S)

 

х2 перенос в старший разряд (Р)

 

 

х1	х2	S	P

 

 

 

1 & х2 1

х1

 

S

 

 

х2 1 & х1

 

&

P

 

 

В сумматоре должен быть дополнительный вход для переноса из младшего разряда.

 

Pi

Σ

X2 S S

 

 

X1 P P_i+1

 

Pi	х1	х2	S	Pi+1

 

 

HS S HS S

 

P P

 

Выше рассмотрен одноразрядный сумматор

в) Схема многоразрядного сумматора.

P0

P0

SΣ

SΣ

PΣ

S1

S2

P2

х10 So

х20

 

 

x11

x21

 

 

x21

x22

 

5.7 Действия над двоичными числами.

Способ вычитания двоичных чисел с помощью суммирования с использованием дополнительного кода.

 

Умножение двоичных чисел.

Деление двоичных чисел.

 

Устанавливается 0.

 

Для триггера на элементах И–НЕ управляющим действием обладают нулевые уровни информационных сигналов, а не единичные, как в рассмотренном случае. Поэтому информационные выходы и соответствующие сигналы таких триггеров обозначаются как инверсные Закон функционирования RS-триггера на элементах И–НЕ описывается табл.2, которая в отличие от табл.1 приведена в сокращенной форме записи.

Если для триггера на элементах ИЛИ–НЕ единичные сигналы на обоих информационных входах запрещены, то для триггера на элементах И–НЕ они разрешены и образуют нейтральную комбинацию. Нулевые сигналы на обоих входах триггера на элементах ИЛИ–НЕ составляют нейтральную комбинацию, а для триггера на элементах И–НЕ они запрещены.

 

 

7.1.3 RS – синхронный однотактный триггер.

Синхронный одноступенчатый RS-триггер отличается от асин­хронного наличием С-входа для синхронизирующих (тактовых) импульсов. Синхронный триггер состоит из асинхронного RS-триг­гера и двух логических элементов на его входе.

В таблице 3 приведена таблица истинности синхронного RS триггера. В этой таблице символ x означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера.

Таблица 3. Таблица истинности синхронного RS триггера.

7.1.4 Двухтактный RS

Этот триггер меняет свое состояние только после окончательного действия сигнала синхронизации, т.е. по заднему его фронту.

 

 

S S S

 

C C

R R R

 

 

C 1

 

 

 

 

Первый RC триггер срабатывает при наличии синхроимпульса (см.выше) перезапись из него во 2 триггер происходит только после окончания синхроимпульса, т.к. на 2 RS триггер сигнал передается через схему «не».

 

С

 

S TT

S

C

0 1

 

R

R

0 0 1

 

Q

 

0 1

 

 

ТТ – двухтактный; и - асинхронные входы установки в «1» и в «0», причем сигналами «0».

Такой триггер позволяет синтезировать цифровые автоматы.

 

 

7.1.5. D – триггер (задержки)

 

D ТТ

 

 

C

D – триггер запоминает входной сигнал (или «1» или «0») по одному входу и хранит ее до прихода следующего двоичного сигнала и синхроимпульса.

D

 

 

0 1 0 0

t

C

 

t

Q

 

 

0 1 0 0

t

 

реализация

 

Q

S TT

_{__}

C Q

R

 

7.1.6 Т – триггер.

Это одноразрядный двоичный счетчик, переключающийся (считающий) каждый входящий импульс.

Срабатывает (переключается) на выходе в противоположное состояние при подаче на его вход единицы (импульса).

 

а) однотактный асинхронный m триггер

 

 

Т Q

Хсч

 

 

 

Реализуется на RS триггере:

 

1 0(1)

Т Q

S

C _{__}

R Q

0 1(0)

 

б) двухтактный асинхронный Т- триггер работает аналогично, только по заднему фронту импульса.

Х

 

 

 

t

Q

 

 

t

 

в) двухтактовый синхронный

Реализация:

 

 

Т ТТ Q

X_сч & S TT

C C

& R

 

 

Он будет срабатывать только при наличии синхроимпульсов

 

7.1.7 j – k триггер

Это универсальный триггер.

Он аналогичен RS – триггер, но не имеет на входе запрещающих комбинаций, т.е. вход j º S, а k º R.

K TT Q

C

J

 

Таблица состояний:

j	k	Q (t + 1)
		Q (t)
		– инверсия

 

реализация:

&

S TT Q 0(1)

j C

 

&

R 1(0)

k

 

 

Универсальность j-k - триггера

На нем можно реализовать все виды триггеров

а) RS – триггер (то же самое) j=S, k=R

б) D – триггер на j-k триггере

 

 

J TT Q

C

&

K

 

 

в) Т – триггер на j-k триггере

 

Хсч J TT Q

C

 

K

 

Так как при подаче считаемых единиц импульсов на оба j и k триггер переключается в противоположное состояние.

 

г) Типовая схема j-k триггера в интегральных схемах.

 

S TT Q j

 

j

C

K

k

R

 

 

Такие схемы & на входе j-k триггера создаются для специального ускоренного режима счета импульсов.

 

Вычислительная техника. Часть I.

 

1.1. Цифровые сигналы – это двоичные сигналы в двоичной форме. Можно передавать цифры в двоичной системе исчисления. Если за «1» принято наличие сигнала, а за «0» его отсутствие, такая логика и логические схемы называются положительной, а в обратном случае - отрицательной. Так как это дискретные сигналы, то каждый элементарный сигнал характеризуется не только определенным уровнем «1» или «0», но и тактовыми моментами, в которые можно наблюдать что это «1» или «0». Также существует тактовый период.

Значащие моменты времени – моменты τ, в которые должны присутствовать (наблюдаться) сигналы.

U

t

𝛕

 

 

1.2. Виды двоичных сигналов:

а) Потенциальные.