Рекомендації до підготовки і захисту лабораторних робіт

 

Перед виконанням лабораторної роботи необхідно уважно прочитати теоретичні відомості, завдання та контрольні запитання і у разі виникнення питань, задати їх викладачу на лекціях, або під час лабораторної роботи. Для захисту лабораторної роботи необхідно виконати поставлене завдання, яке зазвичай полягає у створенні, моделюванні і синтезі цифрової схеми в САПР Quartus II, та у перевірці роботи схеми на FPGA плат UP-2, або DE-2 (можна використовувати інші FPGA та плати, у тому числі власного виробництва, за узгодженням з викладачем). Після виконання перелічених дій, необхідно продемонструвати викладачу процес моделювання цифрової схеми в Quartus II та роботу цієї схеми на платі UP-2 (або DE-2), а також відповісти на контрольні питання. Протокол роботи готувати не потрібно. Якщо стоїть задача намалювати якусь схему, можна зробити це будь-яким зручним для вас способом.

Для виконання лабораторної роботи необхідно обрати номер варіанту. Для визначення номеру варіанту необхідно розрахувати остачу від ділення свого номеру в журналі старости на кількість варіантів K. Тобто ваш номер варіанта буде N = M % К, де М – номер в журналі старости, а К – кількість варіантів завдань до лабораторної роботи. Повинно вийти число від 0 до K-1.

 

 

Лабораторна робота 1.

Дешифратори, шифратори, мультиплексори, демультиплексори.

 

Теоретичний матеріал

 

Теоретичні матеріали до виконання лабораторної роботи можна завантажити за адресою: http://vk.cc/34vGjG

Завдання на лабораторну роботу

 

Варіант 0.

Завдання 1. Розробити дешифратор коду операції Op процесору MIPS відповідно до таблиці істинності:

Вхід: 6-бітний код операції Op

Виходи

r_type

andi

ori

xori

slti

addi

addiu

lw

sw

j

beq

bne

jal

Провести моделювання розробленого дешифратору в САПР Quartus II (створити *.vwf файл, в якому на входи схеми подаються коди операцій процесору, перевірити відповідність значень на виходах до вмісту таблиці істинності). Виконати синтез розробленої комбінаційної схеми в САПР Quartus II. Перевірити роботу схеми на платі UP-2. Код операції Op подавати з присутніх на платі перемикачів. Виходи дешифратора вивести на сегменти семисегментних індикаторів, коли кожній команді відповідатиме свій сегмент.

Завдання 2. Розробити мультиплексор, що має 6 однорозрядних входів даних, один однорозрядний вихід даних і один трьохрозрядний вхід адреси. В мультиплексові використати двійковий дешифратор. Перевірити функціонування створеного мультиплексору в симуляторі Quartus II і на платі UP-2 (7 входів даних підключити до пермикачів на платі, на один незадіяний вхід подати нуль, вихід даних підключити до одного з сегментів семисегментного індикатора, вхід адреси підключити до 8-го пермикача і двох кнопок на платі).

 

Варіант 1.

Завдання 1. Розробити дешифратор коду функції funct процесору MIPS відповідно до таблиці істинності:

Вхід: 6-бітний код функції funct

Виходи

add

addu

sub

subu

and

or

nor

xor

slt

sll

srl

sra

Провести моделювання розробленого дешифратору в САПР Quartus II (створити *.vwf файл, в якому на входи схеми подаються коди функцій та перевірити відповідність значень на виходах до вмісту таблиці істинності). Виконати синтез розробленої комбінаційної схеми в САПР Quartus II. Перевірити роботу схеми на платі UP-2. Код функцій funct подавати з присутніх на платі перемикачів. Виходи дешифратора вивести на сегменти семисегментних індикаторів, коли кожній функції funct відповідатиме свій сегмент.

Завдання 2. Розробити демультиплексор, що має 8 одно розрядних виходів даних, один одно розрядний вхід даних і один трьох розрядний вхід адреси. Перевірити функціонування мультиплексору в симуляторі Quartus II та на платі UP-2 (8 виходів даних підключити до сегментів семисегментного індикатору, вхід адреси підключити до пермикачів на платі, вхід даних підключити до кнопки на платі).

 

Варіант 2.

Завдання 1. Розробити пріоритетний шифратор з пріоритетом по старшому входу, що має 8 входів (з активним високим рівнем), 3-розрядний вихід даних і одно розрядний вихід індикації наявності сигналів на входах. Провести моделювання такого шифратора в САПР Quartus II, виконати синтез та перевірку його роботи на платі UP-2 (8 входів шифратора підключити до 8 перемикачів плати, вихід даних завести на перший семисегментний індикатор через дешифратор, який можна взяти у викладача, вихід індикації наявності сигналів на входах вивести на сегмент другого індикатора).

Завдання 2. Розробити мультиплексор, що має п’ять трьох розрядних входів даних, один трьох розрядний вихід даних, один трьохрозрядний вхід адреси. Перевірити функціонування мультиплексору в симуляторі Quartus II.

 

Варіант 3.

Завдання 1. Розробити непріоритетний шифратор, що має 23 входи (з активним високим рівнем), 5-розрядний вихід даних і одно розрядний вихід індикації наявності сигналу на одному з входів. Провести моделювання такого шифратора в САПР Quartus II.

Завдання 2. Розробити мультиплексор, що має 4 чотирьохрозрядних входи даних, один чотирьохрозрядний вихід даних, один двохрозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.

 

Варіант 4.

Завдання 1. Розробити дешифратор для семисегментного індикатора з загальним анодом. Промоделювати його в САПР Quartus II, виконати синтез та перевірку його роботи на платі UP-2 (двійкові числа брати з перемикачів на платі, виходи дешифратора підключити до індикатора, що знаходиться на платі).

Завдання 2. Розробити мультиплексор, що має 2 восьмирозрядних входи даних, один восьмирозрядний вихід даних, один однорозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.

 

Варіант 5.

Завдання 1. Розробити дешифратор для семисегментного індикатора з загальним катодом. Промоделювати його в САПР Quartus II, виконати синтез та перевірку його роботи на платі UP-2 (двійкові числа брати з перемикачів на платі, виходи дешифратора підключити до індикатора, що знаходиться на платі через інвертори).

Завдання 2. Розробити мультиплексор, що має 3 шестирозрядних входи даних, один шестирозрядний вихід даних, один двохрозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.

 

 

Варіант 5.

Завдання 1. Розробити непріоритетний шифратор, що має 17 входів (з активним низьким рівнем), 5-розрядний вихід даних і одно розрядний вихід індикації наявності сигналів на входах. Провести моделювання такого шифратора в САПР Quartus II.

Завдання 2. Розробити демультиплексор, що має 4 чотирьох розрядних виходи даних, один чотирьох розрядний вхід даних, один двохрозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.

 

Контрольні запитання

 

1. Дайте визначення комбінаційної схеми;

2. Як створити логічну функцію по таблиці істинності?

3. Як розрахувати затримку логічної схеми?

4. Які існують типи дешифраторів?

5. Запишіть таблицю істинності та логічні рівняння для виходів двійкового дешифратора. Намалюйте схему та поясніть принцип роботи дешифратора;

6. Наведіть приклади застосування дешифраторів;

7. Розкажіть про семисегменті індикатори – їх різновидності, принцип роботи та схеми ввімкнення;

8. Запишіть таблицю істинності та рівняння непріоритетного шифратора. Намалюйте схему та поясніть принцип роботи непріоритетного шифратора;

9. Чим відрізняється пріоритетний шифратор від непріоритетного?

10. Наведіть приклад застосування шифратора.

11. Поясніть принцип роботи та необхідність дешифратору адресного простору.

12. Наведіть приклади застосування мультиплексорів;

13. Наведіть приклади застосування демультиплексорів;

14. Що таке one-hot мультиплексор (демультиплексор)? Коли доцільне застосування таких пристроїв?

 

Лабораторна робота 2.

Комбінаційні пристрої для арифметичних та логічних операцій.

Арифметико-логічний пристрій процесору MIPS.

 

Теоретичний матеріал

 

Теоретичний матеріал до виконання лабораторної роботи викладено в відео лекціях, які можна переглянути за адресами:

http://vk.com/video-67410598_168206293

http://vk.com/video-67410598_168206297

http://vk.com/video-67410598_168206300

http://vk.com/video-67410598_168206302

http://vk.com/video-67410598_168306152

http://vk.com/video-67410598_168306157

 

Слайди лекцій доступні за адресами:

http://vk.cc/34vLbS

http://vk.cc/34vMio

http://vk.cc/34vMBv