Описание принципа работы заданной структурной электрической схемы устройства сравнения двоичных чисел 


Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Описание принципа работы заданной структурной электрической схемы устройства сравнения двоичных чисел



 

Структурная электрическая схема устройства сравнения двоичных чисел представлена на риунке 3.1.

 

Рисунок 3.1 – Устройство сравнения двоичных чисел. Схема электрическая структурная

 

Рассмотрим назначение узлов, входящих в структурную схему устройства сравнения.

Компаратор Y3 предназначен для сравнения четырехразрядных двоичных чисел А и B, представленных разрядами a3…a0 и b3…b0. На выходах компаратора формируются сигналы, фиксирующие результат сравнения.

Регистр Y1 предназначен для параллельного ввода четырехразрядного операнда A в двоичной СС, значение которого может менятся в пределах от 0 до F в шестнадцатеричной СС.

Счетчик Y2 предназначен для параллельного ввода операнда B в двоичной СС, значение которого также может менятся от 0 до F.

Регистр Y4 предназначен для фиксации результата сравнения, который представляет собой трехразрядное слово.

Блок индикации Y5 предназначен для индикации результата сравнения с помощью светодиодных индикаторов.

Работа устройства синхронизируется тактовыми импульсами Uс. Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 4.2.

 

 

Рисунок 3.2 – Временная диаграмма, поясняющая процесс функционирования устройства сравнения

 

В момент времени t1 по отрицательному фронту тактового импульса (рисунок 4.2) начинается ввод операндов А и В в регистр Y1 и счетчик Y2 (рисунок 4.1). К моменту времени t2 ввод заканчивается, и начинается процесс сравнения в компараторе. Этот процесс в худшем случае завершается к моменту времени t3. Затем по положительному фронту тактового импульса результат сравнения фиксируется в регистре Y4 и одновременно поступает в блок индикации Y5. Например, при сравнении равных операндов A = B = 1101(2) на выходе FA = B компаратора Y3 вырабатывается единичный сигнал, а на выходах FA < B и FA > B вырабатываются нулевые сигналы1).

 

Задание на проектирование к теме №3

 

Описать принцип построения и разработать в основном базисе логическую схему четырехразрядного компаратора двоичных чисел. Разработать логическую схему суммирующуего четырехразрядного счетчика с коэффициентом пересчета Кпер, заданным в таблице 3.1. Разработать принципиальную электрическую схему устройства сравнения по заданной структурной схеме (рисунок 3.1) на микросхемах схемотехники КМОП, серии которых указаны в таблице 3.1.

 

______________________ 1) В пояснительной записке приводить пример сравнения чисел А и В согласно заданному варианту  

 


Таблица 3.1 – Исходные данные для проектирования устройства сравнения двоичных чисел

 

Номер варианта Значение операнда А (P = 16) Значение операнда B (P = 16) Серии микросхем Кпер
4.1 B B 1594, 5564  
4.2 D   1554, 1564  
4.3   C 1594, 5564  
4.4 A   1554, 1564  
4.5   E 1594, 5564  
4.6 D   1554, 1564  
4.7 A A 1594, 5564  

 

Описать работу принципиальной электрической схемы устройства сравнения в течениие одного периода сигнала синхронизации Uс при сравнении заданных в таблице 3.1 операндов A и B.

 



Поделиться:


Последнее изменение этой страницы: 2017-02-10; просмотров: 200; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.237.65.102 (0.009 с.)