Заглавная страница Избранные статьи Случайная статья Познавательные статьи Новые добавления Обратная связь КАТЕГОРИИ: АрхеологияБиология Генетика География Информатика История Логика Маркетинг Математика Менеджмент Механика Педагогика Религия Социология Технологии Физика Философия Финансы Химия Экология ТОП 10 на сайте Приготовление дезинфицирующих растворов различной концентрацииТехника нижней прямой подачи мяча. Франко-прусская война (причины и последствия) Организация работы процедурного кабинета Смысловое и механическое запоминание, их место и роль в усвоении знаний Коммуникативные барьеры и пути их преодоления Обработка изделий медицинского назначения многократного применения Образцы текста публицистического стиля Четыре типа изменения баланса Задачи с ответами для Всероссийской олимпиады по праву Мы поможем в написании ваших работ! ЗНАЕТЕ ЛИ ВЫ?
Влияние общества на человека
Приготовление дезинфицирующих растворов различной концентрации Практические работы по географии для 6 класса Организация работы процедурного кабинета Изменения в неживой природе осенью Уборка процедурного кабинета Сольфеджио. Все правила по сольфеджио Балочные системы. Определение реакций опор и моментов защемления |
Элементы ТТЛ с тремя выходными состояниями
имеют дополнительный вход V — вход разрешения (рисунок 3,а). При подаче на этот вход напряжения U 0 транзистор VT5 открыт и насыщен, а транзисторы VT6 и VT7 закрыты и поэтому не влияют на работу логического элемента. В зависимости от комбинации сигналов на информационных входах на выходе ЛЭ может быть сигнал с уровнем «лог. 0» или «лог. 1». При подаче на вход V напряжения с уровнем «лог. 1» транзистор VT5 закрывается, а транзисторы VT6 и VT7 открываются, напряжение на базе транзистора VT3 уменьшается до уровня UБЭ.нас + U д, транзисторы VT2, VT3, VT4 закрываются и ЛЭ переходит в высокоимпедансное (третье) состояние, то есть отключается от нагрузки. На рисунке 3,б показано УГО этого элемента. Значок ∇ указывает на то, что выход имеет три состояния. Значок E ∇ «Разрешение третьего состояния» указывает, что сигналом =0 ЛЭ переводится в третье (высокоомное) состояние. Для уменьшения помех по цепи питания в точках подключения к шинам групп ЛЭ устанавливают развязывающие керамические конденсаторы ёмкостью порядка 0,1 мкФ на один корпус. На каждой плате между цепью питания и общей шиной 1–2 электролитических конденсатора ёмкостью 4,7–10 мкФ. Рисунок 3 Логический элемент ТТЛ И-НЕ с тремя выходными состояниями а) и его УГО б). В таблице 1 приведены параметры некоторых серий ЛЭ ТТЛ.
Эмиттерно-связанная логика Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки RК, а в цепь эмиттеров обоих транзисторов — общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал Uвх, а на вход другого — опорное напряжение Uоп. Схема симметрична, поэтому в исходном состоянии (Uвх=Uоп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток IО.
Рисунок 4 Эмиттерно-связанная логика: а) переключатель тока; б) упрощенная принципиальная схема При увеличении Uвх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении Rэ, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (Uвх=U 1), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I 0 выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения. При уменьшении Uвх до уровня лог. «0» (Uвх = U 0), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения. В схеме ЭСЛ (Рисунок 4, б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5. При подаче на все входы или на один из них, например, первый, сигнала UВХ 1= U 1, транзистор VT1 открывается и через него протекает ток I0, а транзистор VT3 закрывается. UВЫХ 1 = U 1 – UБЭ.нас = U 0 UВЫХ 2 = UПИТ – UБЭ.нас = U 1 Таким образом, по первому выходу данная схема реализует логическую операцию ИЛИ-НЕ, а по второму — операцию ИЛИ. Нетрудно видеть, что пороговое напряжение UПОР=UОП, логический перепад Δ U = U 1- U 0= UБЭ.нас и помехоустойчивость схемы U + ПОМ = U - ПОМ =0,5 UБЭ.нас. Входные токи элемента, а следовательно, и токи нагрузки ЭСЛ малы: I 0 ВХ ≈0, ток I 1 ВХ равен базовому току транзистора, работающего на границе области насыщения, а не в области насыщения. Поэтому нагрузочная способность элемента велика и коэффициент разветвления достигает 20 и более.
Поскольку логический перепад невелик, то нестабильность напряжения источника питания существенно влияет на помехоустойчивость ЭСЛ. Для повышения помехоустойчивости в схемах ЭСЛ заземляют не отрицательный полюс источника питания, а положительный. Это делается для того, чтобы большая доля напряжения помехи падала на большом сопротивлении Rэ и только малая её доля попадала на входы схемы. При совместном использовании ЛЭ ЭСЛ и ТТЛ между ними приходится включать специальные микросхемы, которые согласуют уровни логических сигналов. Их называют преобразователями уровней (ПУ). Высокое быстродействие ЭСЛ обусловлено следующими основными факторами: 1. Открытые транзисторы не находятся в насыщении, поэтому исключается этап рассасывания неосновных носителей в базах. 2. Управление входными транзисторами осуществляется от эмиттерных повторителей предшествующих элементов, которые, имея малое выходное сопротивление, обеспечивают большой базовый ток и, следовательно, малое время открывания и закрывания входных и опорного транзисторов. 3. Малый логический перепад сокращает до минимума время перезарядки паразитных ёмкостей элемента. Все эти факторы в комплексе обеспечивают малое время фронта и среза выходного напряжения элементов ЭСЛ. Для ЭСЛ характерны следующие средние параметры: Uпит =–5В; U 1=–(0,7–0,9)В; U 0=–(1,5–2)В; tЗД.ср =3–7 нс; Pпот =10–20 мВт. Перспективными считаются серии К500 и К1500, причём серия К1500 относится к числу субнаносекундных и имеет время задержки распространения менее 1 нс. (Таблица 2). Таблица 2. Параметры основных серий ЛЭ ЭСЛ
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Последнее изменение этой страницы: 2017-02-10; просмотров: 406; Нарушение авторского права страницы; Мы поможем в написании вашей работы! infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.237.235.148 (0.008 с.) |