Запоминающий элемент статического биполярного ОЗУ

Данный запоминающий элемент (ЗЭ) представляет собой триггер, построенный на двух биполярных транзисторах, базы которых соединены с коллекторами "крест накрест" (1,а). образуя положительную обратную связь. За уровень логического нуля принимается потенциал, близкий к потенциалу земли, а за уровень логической единицы - напряжение, близкое к + 5 В. К накопителю данный ЗЭ подключается адресной линией АЛ и разрядной линией РЛ (1,б).

Рис. 1. Запоминающий элемент статического биполярного ОЗУ: а - принципиальная схема; б - структурная схема подключения к линиям.

 

Доступ к ЗЭ обеспечивается подачей напряжения +5 В (уровень логической единицы) на АЛ. При этом возможны режимы:

1. запись информации -
• запись "0" - когда на разрядную линию РЛ подаётся логический 0. При этом транзистор VT 1 открыт через верхний эмиттер, в точке "а" (1,а) будет низкий потенциал, отличающийся от потенциала земли на величину падения напряжения на открытом транзисторе (порядка 0,4 В). Этот низкий потенциал поступает на базу VT 2 и закрывает его. Таким образом, через VT 2 ток не протекает, падения напряжения на сопротивлении R 2 нет, поэтому в точке "б" схемы будет потенциал, практически равный + 5 В. Он подается на базу транзистора VT 1 и подтверждает его открытое состояние. Триггер пришёл в устойчивое состояние: VT 1 открыт, VT 2 закрыт. Это состояние принимается за нулевое;
• запись "1" - когда на разрядную линию РЛ подается логическая 1. Потенциалы обоих эмиттеров и коллектора транзистора VT 1 будут одинаковы и равны + 5 В. Поэтому VT 1 закрыт, ток через него не протекает, падения напряжения на сопротивлении R 1 нет. Следовательно, потенциал точки "а" будет практически равен + 5 В. Он подается на базу VT 2 и открывает его. Из-за разности потенциалов между + 5 В на коллекторе VT 2 и + 1,5 В на его верхнем эмиттере через открытый VT 2 протекает ток по цепи: + 5 В, сопротивление R 2, коллектор, база, верхний эмиттер VT 2. Основная часть падения напряжения в этой цепи в силу малого сопротивления открытого транзистора VT 2 приходится на сопротивление R 2. Поэтому в точке "б" будет низкий потенциал. Он поступает на базу транзистора VT 1 и подтверждает его закрытое состояние. Таким образом триггер пришёл в другое устойчивое состояние: VT 1 закрыт, VT 2 открыт. Оно принимается за единичное.
2. считывание информации - когда на РЛ подается промежуточный потенциал + 1,5 В. Доступ к ЗЭ по-прежнему обеспечивается пода-чей на адресную линию логической 1. При этом возможны варианты:
• чтение "0". Если ЗЭ находился в состоянии логического 0 (VT 1 был открыт, а VT 2 закрыт) по РЛ потечёт больший ток, который преобразуется с помощью схем обрамления и на выход схемы подаётся как потенциал логического нуля;
• чтение "1". Если же в предыдущий момент времени ЗЭ находился в состоянии логической 1 (VT 2 был открыт, а VT 1 закрыт) по РЛ потечёт меньший ток, который преобразуется с помощью схем обрамления и на выход схемы подаётся как потенциал логической единицы.
3. хранение информации - когда на подаётся 0, а на РЛ уровень логической 1 независимо от подаваемого на информационный вход памяти уровня сигнала. При этом переключение триггера в новое состояние невозможно, поэтому ЗЭ сохраняет ранее записанную информацию. Её сохранение происходит сколь угодно долго ("статично") при наличии электропитания в схеме. Отсюда и название данного типа ОЗУ - статическое.

При потере и восстановлении питания состояние каждого ЗЭ непредсказуемо и определяется разбросом параметров транзисторов. Как правило, в управляющей программе предусматривается обнуление памяти.