Определение необходимых микроопераций, микрокоманд и признаков

 

Условие	Операция	Команда	Суть команды	Расшифровка
-	Y1	y1	REG_1 ← A	запись слова А в регистр
y2	REG_2 ← B	запись слова В в регистр
y3	CD_I ← I	Внесение номера разряда B[i]
x1:	Y2	y4	nA ← число 1 в А	Число единиц в слове А
y5	nB ← число 1 в В	Число единиц в слове В
y6	S ← nA nB	Сумма числа единиц в словах
y7	REG_S ← S	Запись суммы числа единиц в слове

 

Y2 выполняется при условии x1: XNOR_1 = 1 (A[0] == B[i])

 

Описание используемых микросхем и элементов

1. Сдвиговый регистр – 74194 (4-bit Bidirectional Univ. Shift Reg)

 

¾ POS – смена напряжения с низкого на высокое (0 на 1)

¾ X – любое значение

 

Регистр имеет последовательные входы данных SR и SL. Данные на выходах появляются при перепаде с 0 на 1 тактового импульса на входе CLK. Для этого подадим на этот вход сигнал с генератора тактовых импульсов Clock, который вырабатывает последовательность прямоугольных импульсов, чтобы с каждым тактовым импульсом можно было наблюдать изменение состояния регистров. С заданной частотой генератор выдает уровень логической единицы, а затем нуля.

Вход CLR’ – сброс схемы в ноль.

Для записи параллельного кода устанавливают S1=S0=1. Сигнал S1=0 осуществляет сдвиг влево, а S0=0 осуществляют сдвиг вправо.

Для записи последовательного кода используют один из двух входов: SR или SL (SR – сдвиг кода вправо, SL – сдвиг кода влево). При записи данных через вход SR устанавливают S1=0, S0=1, а при значении S1=1, S0=0 происходит сдвиг вправо. При записи данных через вход SL установление сигналов S1, S0 противоположно, а сдвиг записанного кода будет влево.

 

Кодер (шифратор) 74148

Шифраторы (кодеры) используются чаще всего для преобразования десятичных чисел в двоичный или двоично-десятичный код, например, в микрокалькуляторах, в которых нажатие десятичной клавиши соответствует генерации соответствующего двоичного кода. Поскольку возможно нажатие сразу нескольких клавиш, в шифраторах используется принцип приоритета старшего разряда, т.е. при нажатии клавиш 9, 5 и 2 на выходе шифратора будет генерироваться код 1001, соответствующий цифре 9. Следует отметить, что шифраторы как отдельный класс функциональных устройств представлены в наиболее богатой ТТЛ-серии всего двумя ИМС — 74147 и 74148, причем последняя ИМС имеется и в библиотеке программы EWB.

2. Полусумматор (Half Adder – HA)

Полусумматор — логическая схема, имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Полусумматор используется для построения двоичных сумматоров. Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа, при этом результатом будут два бита S и C, где S — это бит суммы по модулю 2, а C — бит переноса.