Немного из истории возникновения шин расширения. 


Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Немного из истории возникновения шин расширения.



Очевидно, когда сложилась структура компьютера АТ-286, места для подключения адаптеров на материнской плате не осталось. Появилась идея расширения системного интерфейса, которая выразилась в создании так называемых шин расширения. Шины расширения (Expansion bus) предназначались для подключения различных адаптеров периферийных устройств к системной плате.
Интерфейсы шин расширения ведут свою историю с 8-битной шины ISA — Industry Standard Architecture. Ее открытость — возможность подключать к ней различные внешние устройства обеспечила появление широкого спектра плат расширения.
Таким образом, шины расширения являются средством подключения системного уровня: они позволяют адаптерам и контроллерам непосредственно использовать системные ресурсы — пространство памяти и ввода-вывода, прерывания, каналы прямого доступа в память.
Шина ISA является шиной для IВМ РС, начиная с модели i80286 и совместимых с ней персональных ЭВМ.

Особенности шины ISA

1. Тактовый сигнал шины (8—10 МГц) не совпадает с тактовой частотой процессора, поэтому скорость обмена по шине не пропорциональна тактовой частоте процессора.

2. Шина относится к демультиплексированным шинам, то есть она имеет раздельные шины адреса и данных. Обмен осуществляется 8-или 1 6-разрядными данными;

3. Максимальный объем адресуемой памяти составляет 16 мегабайт (24 адресные линии);

4. Максимальное адресуемое пространство для устройств ввода-вывода составляет 64 кбайт (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (10 кбайт);
5. Шина ISA может работать с 8-разрядиыми и 16-разрядньтми данными;
6. Магистраль поддерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти. Допускается также захват магистрали устройствами;
7. На магистрали реализован раздельный доступ к памяти компьютера и устройствам ввода-вывода.
С «точки зрения ISA» структура компьютера имеет вид, приведенный на Рис. 6.

Рис. 6. Структура компьютера с «точки зрения ISA»

 

На Рис. 6. использованы следующие обозначения:
ЦП — центральный процессор;
КПДП — контроллер прямого доступа к памяти;
ОЗУ — оперативное запоминающее устройство;
КРП — контроллер регенерации памяти;
ЧРВ — часы реального времени;
ПБ — перестановщик байтов;
УВВ — устройства ввода-вывода;
ВП — внешние платы.


В режиме программного обмена на магистрали ISА выполняются 4 типа циклов:
1. Цикл записи в память;
2. Цикл чтения из памяти;
3. Цикл записи в УВВ;
4. Цикл чтения из УВВ.
Указанные циклыорганизуются с использованием набора сигналов, управляющих магистралью.

Временная диаграмма циклов записи (или чтения) в память или из памяти приведена на Рис. 7.

Сокращенный набор этих сигналов приведен ниже:

BCLC (SYSCKS) — системный тактовый сигнал;

BALE — разрешение адреса, стробирование адресных разрядов;

SА [19:0] — сигналы на 20 линиях шины адреса (для УВВ);

SHBE — разрешение старшего байта (используемого байта);

LА[23:17] — не фиксируемые адресные разряды;

IORD# — сигнал чтения в цикле чтения порта ввода-вывода;

IORW# — сигнал записи в цикле записи в порт ввода-вывода;

SD[15:0] — сигналы на 16 линиях шины данных;

МЕМ СS1б — сигнал выбора цикла для памяти;

I/O СН RDY — сигнал готовности канала.


Рис. 7.Временная диаграмма циклов записи (или чтения) в память или из памяти

 

 

Циклы записи (чтения) строятся следующим образом:

1. Циклы начинаются с выставления активным устройством на линиях SA[19:0] сигналов адреса (10 младших разрядов) и сигнал разрешения (защелкивания) BALE.

2. Одновременно с адресом поступает на линию сигнал SBHE (разрешение старшего байта).

З. В ответ на получение адреса исполнитель, распознавший свой адрес, должен сформировать сигнал МЕМ СS16 (выбор цикла для памяти).
4. далее следует один из 2-х сигналов — CMD) * (IORD# — читай или IOWR# — записывай), в ответ на который исполнитель должен выдать данные на шину данных SD(15:0) (или считать с шины данных).

5. При этом сигнал готовности канала ввода-вывода I/O СН RDY стробирует цикл.

6. данные снимаются с шины данных по окончании сигнала CMD.



Поделиться:


Последнее изменение этой страницы: 2017-02-07; просмотров: 69; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.141.31.209 (0.004 с.)